期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
Investigations of Key Technologies for 100V HVCMOS Process
1
作者 宋李梅 李桦 +3 位作者 杜寰 夏洋 韩郑生 海潮和 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2006年第11期1900-1905,共6页
A novel dual gate oxide (DGO) process is proposed to improve the performance of high voltage CMOS (HVCMOS) devices and the compatibility between thick gate oxide devices and thin gate oxide devices. An extra sidew... A novel dual gate oxide (DGO) process is proposed to improve the performance of high voltage CMOS (HVCMOS) devices and the compatibility between thick gate oxide devices and thin gate oxide devices. An extra sidewall is added in this DGO process to round off the step formed after etching the thick gate oxide and poly-silicon. The breakdown voltages of high voltage nMOS (HVnMOS) and high voltage pMOS (HVpMOS) are 168 and - 158V, respectively. Excellent performances are realized for both HVnMOS and HVpMOS devices. Experimental results demonstrate that the HVCMOS devices work safely at an operation voltage of 100V. 展开更多
关键词 hvcmos DGO compatibility
下载PDF
基于HVCMOS工艺的H桥驱动电路版图设计
2
作者 李芳 焦继业 马彩彩 《电子技术应用》 2021年第6期35-39,共5页
介绍了基于HVCMOS工艺的低成本、高集成度、强驱动性能功率集成电路(Power IC,PIC)H桥的设计实现。建立的金属互连线评估模型可在设计早期对H桥物理版图方案进行优差性判断,不依赖设计后仿真,从而提高设计效率。H桥不同互连线设计方案... 介绍了基于HVCMOS工艺的低成本、高集成度、强驱动性能功率集成电路(Power IC,PIC)H桥的设计实现。建立的金属互连线评估模型可在设计早期对H桥物理版图方案进行优差性判断,不依赖设计后仿真,从而提高设计效率。H桥不同互连线设计方案的比较结果表明,多插指阵列器件互连线(M2及以上层金属)与器件本体的金属层M1垂直、梯形状互连结构,能够提高互连线沿电流流向的有效长宽比,减小寄生电阻。 展开更多
关键词 hvcmos H桥 高集成度 低导通内阻
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部