期刊导航
期刊开放获取
重庆大学
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
“存储+逻辑”3D集成电路的硅通孔可测试性设计
被引量:
6
1
作者
叶靖
郭瑞峰
+4 位作者
胡瑜
郑武东
黄宇
赖李洋
李晓维
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2014年第1期146-153,共8页
为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫...
为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.
展开更多
关键词
3D集成电路
硅通孔
可测试性设计
jedec协议jesd229
IEEE
1149
1
协议
下载PDF
职称材料
题名
“存储+逻辑”3D集成电路的硅通孔可测试性设计
被引量:
6
1
作者
叶靖
郭瑞峰
胡瑜
郑武东
黄宇
赖李洋
李晓维
机构
中国科学院计算技术研究所计算机体系结构国家重点实验室
中国科学院大学
Synopsys Inc.Hillsboro
Mentor Graphics Cooperation
出处
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2014年第1期146-153,共8页
基金
国家“九七三”重点基础研究发展计划项目(2011CB302503)
国家自然科学基金(61076018,61274030)
美国Mentor Graphics公司研究型合作项目
文摘
为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.
关键词
3D集成电路
硅通孔
可测试性设计
jedec协议jesd229
IEEE
1149
1
协议
Keywords
3D IC, through silicon via design for test
jedec
jesd
229
IEEEl149.1 standard
分类号
TP306.2 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
“存储+逻辑”3D集成电路的硅通孔可测试性设计
叶靖
郭瑞峰
胡瑜
郑武东
黄宇
赖李洋
李晓维
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
2014
6
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部