期刊文献+
共找到184篇文章
< 1 2 10 >
每页显示 20 50 100
RL and AHP-Based Multi-Timescale Multi-Clock Source Time Synchronization for Distribution Power Internet of Things
1
作者 Jiangang Lu Ruifeng Zhao +2 位作者 Zhiwen Yu Yue Dai Kaiwen Zeng 《Computers, Materials & Continua》 SCIE EI 2024年第3期4453-4469,共17页
Time synchronization(TS)is crucial for ensuring the secure and reliable functioning of the distribution power Internet of Things(IoT).Multi-clock source time synchronization(MTS)has significant advantages of high reli... Time synchronization(TS)is crucial for ensuring the secure and reliable functioning of the distribution power Internet of Things(IoT).Multi-clock source time synchronization(MTS)has significant advantages of high reliability and accuracy but still faces challenges such as optimization of the multi-clock source selection and the clock source weight calculation at different timescales,and the coupling of synchronization latency jitter and pulse phase difference.In this paper,the multi-timescale MTS model is conducted,and the reinforcement learning(RL)and analytic hierarchy process(AHP)-based multi-timescale MTS algorithm is designed to improve the weighted summation of synchronization latency jitter standard deviation and average pulse phase difference.Specifically,the multi-clock source selection is optimized based on Softmax in the large timescale,and the clock source weight calculation is optimized based on lower confidence bound-assisted AHP in the small timescale.Simulation shows that the proposed algorithm can effectively reduce time synchronization delay standard deviation and average pulse phase difference. 展开更多
关键词 multi-clock source time synchronization(TS) power Internet of Things reinforcement learning analytic hierarchy process
下载PDF
一种高精度时频综合及守时方法
2
作者 戴群雄 尹继凯 《全球定位系统》 CSCD 2024年第1期75-81,共7页
在现代信息化平台建设中,时频系统为平台提供统一的时频基准,其守时性能是平台各组成部分能否高效联动、稳定工作的关键因素.通过对频率基准源优选、多钟联合时频综合处理技术的分析和研究,提出了一种高精度时频综合及守时方法,设计了... 在现代信息化平台建设中,时频系统为平台提供统一的时频基准,其守时性能是平台各组成部分能否高效联动、稳定工作的关键因素.通过对频率基准源优选、多钟联合时频综合处理技术的分析和研究,提出了一种高精度时频综合及守时方法,设计了一种高精度时频综合及守时系统.通过优选铷原子钟作为频率基准源、基于多个铷原子钟的原子时综合和驾驭、同类源实时互比选择出最优主钟和备钟,提升系统守时性能并开展了与传统方法的比对试验,验证了该方法的可行性和有效性. 展开更多
关键词 频率基准源 多钟联合 时频综合 守时 实时互比 最优主钟
下载PDF
一款0.16 mm^(2)基于180 nm CMOS采用全局去偏斜的半速率8×2.5 Gb/s时钟转发架构接收机
3
作者 杨力宏 李世新 +4 位作者 韩晨曦 云越恒 刘术彬 赵潇腾 朱樟明 《集成电路与嵌入式系统》 2024年第4期1-9,共9页
在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了... 在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了各通道独立去偏斜方案带来的功耗与面积开销。所提出的接收机由8路数据通道、1路半速率转发时钟通道与基于延迟锁定环路的全局去偏斜电路构成。基于180 nm CMOS工艺,在2.5 Gb/s数据率下,可去除输入时钟与数据任意偏斜,得到位于数据中心的采样相位,同时具有时钟占空比校准能力。在1.8 V电源电压下,所提出的接收机总功耗为187 mW,总面积为0.16 mm^(2),对比各通道独立去偏斜方案,功耗和面积开销分别节约了45.2%与62.8%。 展开更多
关键词 时钟转发 多路接收机 全局去偏斜 延迟锁定环路 时钟分布 数据同步 半速率
下载PDF
基于长短时记忆神经网络的Multi-GNSS卫星钟差建模预报
4
作者 蒋春华 朱美珍 +1 位作者 薛慧杰 刘广盛 《大地测量与地球动力学》 CSCD 北大核心 2024年第3期257-262,共6页
针对卫星钟差预报中二次多项式模型存在易受噪声干扰、预报精度不高的问题,构建一种基于长短时记忆神经网络的multi-GNSS卫星钟差预报模型,并分析不同卫星系统、不同钟类型基于不同建模方案的模型精度。为验证该模型的有效性和可行性,利... 针对卫星钟差预报中二次多项式模型存在易受噪声干扰、预报精度不高的问题,构建一种基于长短时记忆神经网络的multi-GNSS卫星钟差预报模型,并分析不同卫星系统、不同钟类型基于不同建模方案的模型精度。为验证该模型的有效性和可行性,利用LSTM模型、QP模型、QP-LSTM模型分别基于12 h和24 h钟差序列进行建模,预报1 h、3 h、6 h、12 h钟差。结果表明,LSTM模型建模24 h、预报1 h精度最高。multi-GNSS卫星钟差LSTM预报模型中Galileo系统精度最高,其次为BDS-2系统和GPS系统,GLONASS系统精度最低,精度分别为0.018 ns、0.069 ns、0.133 ns、0.242 ns。不同原子钟预报精度不同,氢原子钟预报精度优于铷原子钟、铯原子钟。LSTM神经网络模型预报精度相较于QP-LSTM模型提升27%,相较于QP模型提升36%。 展开更多
关键词 长短时记忆神经网络(LSTM) 二次多项式模型 QP-LSTM模型 multi-GNSS卫星钟差预报
下载PDF
基于JESD204B的多帧同步实现技术
5
作者 吴可 《电子质量》 2024年第1期76-79,共4页
ADI公司的AD9680是一款14位、双通道、最大采样速率为1 GSPS且支持JESD204B接口的模数转换芯片。JESD204B接口是目前流行的高速ADC芯片采用的数据通信接口之一,具有传输速率高、抗干扰能力强和芯片间同步方便等优点。在实际工程中,当要... ADI公司的AD9680是一款14位、双通道、最大采样速率为1 GSPS且支持JESD204B接口的模数转换芯片。JESD204B接口是目前流行的高速ADC芯片采用的数据通信接口之一,具有传输速率高、抗干扰能力强和芯片间同步方便等优点。在实际工程中,当要求多片AD9680相位同步时,经常会遇到各种各样的问题。借助AD9680设计了一款多通道采集模块,描述了一种基于JESD204B协议的多帧同步实现技术,探讨了同步采集技术实现时容易碰到的一个问题,并为之提供了一个简单有效的解决方法。 展开更多
关键词 AD JESD204B 多帧时钟周期 同步
下载PDF
基于三频观测的Multi_GNSS载波相位特性分析
6
作者 刘荟萃 鞠冰 +2 位作者 谭永政 曹建峰 李勰 《测绘与空间地理信息》 2023年第9期6-8,共3页
载波相位观测噪声和多径误差是衡量载波相位观测数据质量的重要指标。采用三频消电离层无几何组合对GPS、BDS和Galileo系统的载波相位观测噪声和多径误差进行计算。选取IGS ARHT和MGO2两测站2021年连续30 d的数据,对上述GNSS系统的载波... 载波相位观测噪声和多径误差是衡量载波相位观测数据质量的重要指标。采用三频消电离层无几何组合对GPS、BDS和Galileo系统的载波相位观测噪声和多径误差进行计算。选取IGS ARHT和MGO2两测站2021年连续30 d的数据,对上述GNSS系统的载波相位观测噪声和多径误差特性进行了分析,采用高阶谐函数对GPS Block IIF卫星的频间钟偏差进行模型化以降低其对DIF的影响,结论显示,各系统的DIF组合均方根值随着仰角的增大逐渐减小,在高仰角区间内比低仰角区间下降约90%;受残余IFCB的影响,GPS系统的DIF组合均方根值最大,约为BDS-2系统的3—7倍,约为BDS-3和GAL系统的20倍。 展开更多
关键词 GNSS 载波相位 观测噪声 多径误差 频间钟偏差
下载PDF
一种对小数N分频PLL的自抖动和时钟优化方法
7
作者 陈祥雨 《无线电工程》 北大核心 2023年第8期1844-1852,共9页
提出了一种针对小数频率综合器的自抖动和时钟优化方法,该方法可以降低ΔΣ小数N分频锁相环(Phase Locked Loop,PLL)分数杂散,降低其带内相位噪声。小数ΔΣ调制器是一种有限状态机,其输出信号具有不可避免的周期性。因此,需要添加抖动... 提出了一种针对小数频率综合器的自抖动和时钟优化方法,该方法可以降低ΔΣ小数N分频锁相环(Phase Locked Loop,PLL)分数杂散,降低其带内相位噪声。小数ΔΣ调制器是一种有限状态机,其输出信号具有不可避免的周期性。因此,需要添加抖动序列以破坏周期性循环。设计了一种自抖动方法,该方法不需要通过外部电路来生成抖动。为了减少PLL的非线性对量化噪声的频谱搬移,利用高频时钟同步技术改善PFD量化效果。整个ΔΣ小数N分频PLL均采用了SMIC 0.18μm的CMOS工艺设计。仿真结果显示,设计的频率综合器覆盖了1.5~2.1 GHz的调节范围,在100 kHz偏移下的相位噪声小于-95 dBc/Hz,在1 MHz偏移下的噪声小于-110 dBc/Hz。在1.8 V的电源电压下,功耗仅为14.4 mW。 展开更多
关键词 小数N分频PLL ΔΣ调制器 自抖动 时钟优化 低功耗多模分频器
下载PDF
一种构建同源数字参考信号的电场式时栅信号处理方法
8
作者 康成蓥 郭艳梅 +2 位作者 于治成 蒲红吉 樊星辰 《重庆理工大学学报(自然科学)》 北大核心 2023年第7期161-168,共8页
提出了一种电场式时栅信号相位变化测量的新方法。利用时栅感应信号频率固定不变、相移2π后回到相位初始点的特性,将基于高频脉冲的计数器作为时间测量尺,且时间测量尺满量程测量时间等于感应信号周期变化时间,通过多重相位时钟采样对... 提出了一种电场式时栅信号相位变化测量的新方法。利用时栅感应信号频率固定不变、相移2π后回到相位初始点的特性,将基于高频脉冲的计数器作为时间测量尺,且时间测量尺满量程测量时间等于感应信号周期变化时间,通过多重相位时钟采样对时间刻度进行了细分。感应信号相位周期移动时,其对应时间测量尺上的读数呈现周期性变化。该方法基于时栅感应信号的固有特点,避免了因构建实体参考信号导致的时间基准不一致、信号偏斜、边沿抖动等造成的测量误差,以及对多重相位时钟采样性能的限制,进一步提升了测量稳定性和分辨率。通过设计基于FPGA芯片的时栅信号处理系统,并在120对极的电场式圆时栅传感器上对该优化方法进行了可行性测试,传感器稳定性达到0.405″,较之前提升近3倍,理论分辨率和实际分辨率分别为0.135″和0.54″,较之前提升约2倍。 展开更多
关键词 电场式时栅 信号处理 时间测量 多相时钟采样
下载PDF
一种基于Event-B语言的时间触发系统建模方法
9
作者 姚袭欣 章博 +2 位作者 陈香兰 乔磊 李曦 《计算机工程与科学》 CSCD 北大核心 2023年第4期613-621,共9页
安全关键信息物理系统的时间属性建模和验证至关重要。Event-B模型验证避免了基于状态遍历模型检查方法的状态空间爆炸问题,验证时耗少,适用于高并发系统。然而,常规的Event-B方法缺乏时间语义表达结构,特别是缺乏对可提高系统可预测性... 安全关键信息物理系统的时间属性建模和验证至关重要。Event-B模型验证避免了基于状态遍历模型检查方法的状态空间爆炸问题,验证时耗少,适用于高并发系统。然而,常规的Event-B方法缺乏时间语义表达结构,特别是缺乏对可提高系统可预测性的时间触发属性的支持。首先,介绍支持时间触发系统的抽象建模框架TTEB,从系统行为和实现2个抽象层次对时间属性进行建模和精化。然后,通过有序事件链组成的时间触发转移描述行为层时间触发属性;通过全局时钟到分布式本地时钟的精化和分解实现行为模型到实现模型的转化;运用时间触发转移建模分布式时钟周期同步。最后,基于从车跟车系统建模与验证说明方法的可用性和有效性。 展开更多
关键词 EVENT-B 实时系统建模 时间触发系统 分布式多时钟
下载PDF
GNSS轨道钟差产品综合综述
10
作者 朱红玉 陈俊平 张益泽 《世界科技研究与发展》 CSCD 2023年第3期306-316,共11页
全球导航卫星系统(GNSS)精密轨道钟差产品是实现高精度精密单点定位(PPP)的前提,也是高精度GNSS应用的基础。综合GNSS轨道钟差能够有效提高产品的精度和稳定度,因此开展GNSS轨道钟差产品综合方法研究,实现稳定可靠的轨道与钟差组合产品... 全球导航卫星系统(GNSS)精密轨道钟差产品是实现高精度精密单点定位(PPP)的前提,也是高精度GNSS应用的基础。综合GNSS轨道钟差能够有效提高产品的精度和稳定度,因此开展GNSS轨道钟差产品综合方法研究,实现稳定可靠的轨道与钟差组合产品服务,具有重要研究意义和应用价值。本文首先介绍了GNSS星座与IGS服务中心概况,梳理出轨道钟差综合的函数模型及构建综合模型中的关键问题,在现有的动力学法和加权平均法两种综合方法的基础上系统地介绍加权平均综合法的整体流程以及加权平均的定权方式;归纳了GNSS轨道钟差产品多系统、事后、实时综合技术的进展,对综合产品精度及定位结果进行分析,并根据分析结果评估各综合方法;最后,介绍现有实时轨道钟差综合产品的现状尤其是精度,讨论GNSS实时轨道钟差综合目前存在的不足与面临的挑战,并展望了已有产品综合研究对GNSS实时轨道钟差综合和实时精密单点定位带来的机遇。 展开更多
关键词 轨道综合 钟差综合 多卫星导航系统 精密单点定位
下载PDF
分布式资源库多路数据同步传输系统设计
11
作者 甘莹 邹文景 +1 位作者 唐良运 孙刚 《电子设计工程》 2023年第18期28-31,36,共5页
目前设计的分布式资源库多路数据同步传输系统误码率较高,导致很难实现同步传输,因此设计一种新的分布式资源库多路数据同步传输系统,从硬件和软件两方面进行优化。系统硬件设计了多路数据采集模块、分布式资源库传输模块、通道数据通... 目前设计的分布式资源库多路数据同步传输系统误码率较高,导致很难实现同步传输,因此设计一种新的分布式资源库多路数据同步传输系统,从硬件和软件两方面进行优化。系统硬件设计了多路数据采集模块、分布式资源库传输模块、通道数据通信接口。系统软件部分,通过多路数据全局时钟同步、分布式资源实时传输、分布式资源多路数据可解性传输完成软件工作流程。实验结果表明,设计的分布式资源库多路数据同步传输系统能够有效降低误码率,确保能够实现分布式资源库多路数据的同步传输。 展开更多
关键词 分布式资源库 多路数据 同步传输 全局时钟同步
下载PDF
基于Gray码的异步FIFO接口技术及其应用 被引量:20
12
作者 汪东 马剑武 陈书明 《计算机工程与科学》 CSCD 2005年第1期58-60,共3页
本文介绍了利用异步FIFO在跨时钟域的逻辑设计中进行异步接口的技术 ,介绍了利用Gray码作异步FIFO指针的方法。
关键词 异步FIFO 接口技术 指针 逻辑设计 时钟
下载PDF
异步FIFO的设计与验证 被引量:12
13
作者 彭莉 秦建业 付宇卓 《计算机工程与应用》 CSCD 北大核心 2005年第3期98-101,共4页
多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面... 多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面积大、工作频率低。针对这些问题,文章提出了一种新的异步FIFO设计方案,它改进格雷编码电路,提高异步FIFO的工作频率,用先比较读写地址产生空满标志,再同步到相应时钟域的方法避免使用大量的同步寄存器,减小面积空间。EDA综合及FPGA验证的结果均表明,改进后异步FIFO的性能有了显著提高。 展开更多
关键词 多时钟域 亚稳态 异步FIFO 格雷码 空满信号
下载PDF
空间高速总线SpaceWire节点的设计与实现 被引量:5
14
作者 陈大羽 王琨 +2 位作者 李涛 雷宁 武文波 《航天返回与遥感》 2010年第4期58-64,共7页
根据SpaceWire总线的组成结构以及采用的数据-滤波编解码技术,针对SpaceWire节点需要与主机设备、SpaceWire接口设备进行异步交互的特点,文章给出了一种SpaceWire节点的高效实现方案。首先,该方案在硬件设计中采用了SpaceWire节点的多... 根据SpaceWire总线的组成结构以及采用的数据-滤波编解码技术,针对SpaceWire节点需要与主机设备、SpaceWire接口设备进行异步交互的特点,文章给出了一种SpaceWire节点的高效实现方案。首先,该方案在硬件设计中采用了SpaceWire节点的多时钟域设计,使得节点整体性能得以显著提升;第二,采用双倍数据速率寄存器设计来降低SpaceWire节点发送端设计难度,解决了高速数据发送问题;第三,采用手动布局接收端的底层器件来满足时序要求,解决了高速数据接收问题;第四,计算出接收端RX FIFO的理论读出时钟频率指导硬件程序设计。在此基础上,采用SpaceWire节点的点对点数据传输实验对文章设计验证,结果表明文章给出的方案可以工作在240MHz时钟频率下,满足空间高速数据传输中高可靠性、低误码率和低复杂度的要求。 展开更多
关键词 总线节点设计 数据-滤波编码 多时钟域设计 现场可编程逻辑阵列 航天应用
下载PDF
高速1553BIP核的设计与实现 被引量:10
15
作者 许宏杰 田泽 袁晓军 《计算机技术与发展》 2009年第12期154-157,共4页
随着MIL-STD-1553B总线在航空、航天等军事领域的综合电子信息系统中的广泛应用,系统应用对1553B协议处理器的高传输率、高可靠性以及小型化提出了更高的需求,采用传统专用芯片的方案已经不能很好地满足应用需求。从上述需求出发,文中... 随着MIL-STD-1553B总线在航空、航天等军事领域的综合电子信息系统中的广泛应用,系统应用对1553B协议处理器的高传输率、高可靠性以及小型化提出了更高的需求,采用传统专用芯片的方案已经不能很好地满足应用需求。从上述需求出发,文中全面描述了高速1553BIP的功能结构以及各功能模块的设计与实现。目前,1553BIP已经过MPW投片验证,样片的性能测试和系统应用验证结果表明,1553BIP完全符合MIL-STD-1553B协议,支持10 Mbps高速数据通信。 展开更多
关键词 MIL—STD-1553B 协议处理器 IP核 多时钟域
下载PDF
一种面向片上网络的多时钟路由器设计 被引量:6
16
作者 刘毅 杨银堂 周东红 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2011年第2期146-150,共5页
路由器是实现片上网络(Network-on-Chip,NoC)的核心组件.针对NoC不同时钟域间通信问题,以双时钟异步FIFO替代一般路由器中的跨时钟域接口电路,提出了一种适用于二维网格拓扑结构NoC的多时钟路由器结构.采用Verilog语言完成相关设计工作,... 路由器是实现片上网络(Network-on-Chip,NoC)的核心组件.针对NoC不同时钟域间通信问题,以双时钟异步FIFO替代一般路由器中的跨时钟域接口电路,提出了一种适用于二维网格拓扑结构NoC的多时钟路由器结构.采用Verilog语言完成相关设计工作,FPGA综合结果表明该路由器占用资源少,工作频率可达475.29 MHz,有效提高了数据传输速率.基于SMIC 0.13μm CMOS工艺,对不同深度FIFO的多时钟路由器综合结果进行比较,进一步分析了缓存大小对路由器性能和成本的影响. 展开更多
关键词 片上网络 路由器 多时钟
下载PDF
状态机与多时钟体系结构的异同 被引量:4
17
作者 张溯 胡永华 高明伦 《微电子学与计算机》 CSCD 北大核心 2001年第3期1-5,共5页
在使用硬件描述语言设计数字逻辑系统时,控制信号的设计是整个系统设计的关键和难点所在。文章从时间性和状态空间两个角度深入讨论了控制流设计中状态机和多时钟两种常见的体系结构的异同。并就其各自的应用范围做了探讨。文章的思路... 在使用硬件描述语言设计数字逻辑系统时,控制信号的设计是整个系统设计的关键和难点所在。文章从时间性和状态空间两个角度深入讨论了控制流设计中状态机和多时钟两种常见的体系结构的异同。并就其各自的应用范围做了探讨。文章的思路对进行电路系统级设计有一定的借鉴意义。 展开更多
关键词 有限状态机 多时钟体系结构 微处理器
下载PDF
民用机载电子硬件的SEU效应FPGA仿真测试研究 被引量:2
18
作者 薛茜男 王鹏 +1 位作者 田毅 白杰 《电子器件》 CAS 北大核心 2013年第1期68-72,共5页
针对民用机载电子硬件的现场可编程门阵列(FPGA)芯片高使用频率和长时间运行的特点,以及联邦航空管理局(FAA)等提出的审查条例对单粒子翻转效应(SEU)的防护要求,介绍了民用机载电子硬件的SEU效应评估研究的必要性。并且从民用机载电子... 针对民用机载电子硬件的现场可编程门阵列(FPGA)芯片高使用频率和长时间运行的特点,以及联邦航空管理局(FAA)等提出的审查条例对单粒子翻转效应(SEU)的防护要求,介绍了民用机载电子硬件的SEU效应评估研究的必要性。并且从民用机载电子硬件主流的三模冗余容错电路入手,设计了SEU效应仿真测试电路。将冗余系统与多时钟沿触发相结合,提高了系统的检错能力。对冗余系统进行仿真SEU故障注入,通过与参照单元的比较,可对SEU效应引起的失效的发生进行仿真测试。 展开更多
关键词 民用航空 SEU 检错电路 多时钟沿 FPGA
下载PDF
GNSS数据质量分析 被引量:25
19
作者 李晓光 程鹏飞 +1 位作者 成英燕 万军 《测绘通报》 CSCD 北大核心 2017年第3期1-4,8,共5页
GNSS载波相位观测值受观测噪声和接收机钟跳等的影响,其周跳检验量序列随时间发生变化。为构造稳健而又敏感的周跳检验量,需对不同系统的卫星数据质量进行分析,而多路径效应和信噪比则是影响观测数据质量的重要指标。本文重点分析了GPS... GNSS载波相位观测值受观测噪声和接收机钟跳等的影响,其周跳检验量序列随时间发生变化。为构造稳健而又敏感的周跳检验量,需对不同系统的卫星数据质量进行分析,而多路径效应和信噪比则是影响观测数据质量的重要指标。本文重点分析了GPS与BDS卫星数据的多路径效应及信噪比,并提出了一种接收机时钟的钟跳探测方法,即采用双频相位观测值的O-C值,通过消电离层线性组合进行钟跳探测。 展开更多
关键词 GNSS 多路径 信噪比 钟跳 MGEX
原文传递
基于4通道时间交织的FPGA高速采样系统 被引量:7
20
作者 李宇 刘崇庆 +1 位作者 吕立钧 谭洪舟 《电子技术应用》 2018年第1期52-56,共5页
时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估,提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据... 时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估,提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据缓冲与修正处理模块构成。系统采样输出数据通过上传到上位机进行显示与性能指标分析。测试结果表明,该TIADC系统通过对失配误差的数字后端补偿后能稳定工作在1 GS/s采样率。其采样有效位与平均信噪比分别达到7.03 bit与44.1 d B,可以应用于采样失配修正方法的验证与评估。 展开更多
关键词 时间交织 采样系统 FPGA 多相时钟电路 失配校正
下载PDF
上一页 1 2 10 下一页 到第
使用帮助 返回顶部