期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
RS(15,9)编码器IP Core的实现 被引量:1
1
作者 董怀玉 余宁梅 +3 位作者 高勇 刘高辉 牛兰奇 陈静瑾 《西安理工大学学报》 CAS 2004年第1期82-86,共5页
RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2m)上4位快速有限域乘法的方法,提高了编码电路中乘法器模块的运算速度,并对传统的编码电路进行优化,从而解决了运算速度慢的问题。使用VerilogHDL语... RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2m)上4位快速有限域乘法的方法,提高了编码电路中乘法器模块的运算速度,并对传统的编码电路进行优化,从而解决了运算速度慢的问题。使用VerilogHDL语言和Verilog7.0软件,设计了RS(15,9)编码器,通过仿真及软、硬件验证了设计的正确性。 展开更多
关键词 rs 编码器 IP CORE VERILOG HDL
下载PDF
RS编码器的CPLD实现 被引量:5
2
作者 马红学 刘青 《电视技术》 北大核心 2002年第10期52-54,共3页
在分析了RS码编码原理的基础上,提出一种用CPLD实现RS编码器的简单可行的硬件实现方法。介绍了实现过程,给出了实现结果。结果表明运用查找表的方法具有成本低、速度快等优点。
关键词 rs编码 CPLD器件 编码器 编码电路 复杂可编程逻辑器件
下载PDF
RS通信编码器的优化设计及FPGA实现 被引量:1
3
作者 陈晨 徐伟 金光 《现代电子技术》 2010年第17期88-90,共3页
RS码是纠错能力很强的一类线性纠错码类,被广泛用于各种通信系统和计算机存储系统中。介绍了一种优化编码生成多项式RS编码器的设计方法,用VHDL语言编写,利用ISE9.0软件仿真,烧写入FPGA,验证该RS编码方法正确。
关键词 rs 编码器 FPGA ISE
下载PDF
RS编码器的FPGA设计和实现 被引量:1
4
作者 王胜军 张思东 《铁道通信信号》 2007年第8期62-64,共3页
RS码是一种线性分组循环码,具有极强的随机错误和突发错误纠正能力。基于有限域乘法算法,设计了一种RS(128,124)编码器,同时给出了编码器的仿真结果,并进行了FPGA硬件仿真验证。
关键词 rs编码器 有限域 现场可编程门阵列
下载PDF
基于ARM控制的电台语音编码单元设计与实现 被引量:1
5
作者 牟京燕 陈树新 《现代电子技术》 2006年第21期75-77,共3页
在研究嵌入式系统和语音编码技术的基础上,介绍了利用ARM芯片LPC2131实现对语音编码芯片MC3418,AMBE2000的控制,构建了语音编译码电路,给出了电台语音编码单元的接口电路和通信软件模块设计。
关键词 ARM 语音编译码 rs 232 LPC2131
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部