期刊文献+
共找到45篇文章
< 1 2 3 >
每页显示 20 50 100
基于松弛法的TIADC综合误差的自适应估计与校准
1
作者 李雪涛 罗向东 《电子器件》 CAS 北大核心 2023年第5期1174-1179,共6页
TIADC系统中各通道所存在的增益、偏置与时间失配误差将严重影响整个TIADC系统的性能,同时这种影响会随着系统分辨率的提高导致系统的信噪比降至更低,从而使有效位数急剧下降。提出了一种基于松弛法的自适应算法实现对高精度(18 bit以上... TIADC系统中各通道所存在的增益、偏置与时间失配误差将严重影响整个TIADC系统的性能,同时这种影响会随着系统分辨率的提高导致系统的信噪比降至更低,从而使有效位数急剧下降。提出了一种基于松弛法的自适应算法实现对高精度(18 bit以上)TIADC系统的各项失配误差同时自适应跟踪估计,并使用分数延时滤波器针对时间失配误差进行校准。实验仿真结果表明,该算法将TIADC系统的信噪比提高到96.73 dB,无杂散动态范围提升到97.31 dB,校准效果较为理想,且可应用于24 bit TIADC系统,在高分辨率TIADC系统的误差估计与校准研究中具有一定的意义。 展开更多
关键词 tiadc 通道失配 误差估计 松弛 自适应
下载PDF
基于改进级联泰勒补偿的TIADC时间误差校准
2
作者 张洋 崔子豪 +3 位作者 张建伟 李雪涛 赵佳庆 罗向东 《电子测量技术》 北大核心 2023年第11期66-73,共8页
本文提出了一种针对于高速高精度TIADC时间失配误差的改进级联泰勒补偿算法。利用线性近似原理来估计时间失配误差,再采用一种经过改进的级联泰勒补偿结构进行误差补偿。其中,误差补偿模块与误差估计模块一起构成反馈式校准结构,以便于... 本文提出了一种针对于高速高精度TIADC时间失配误差的改进级联泰勒补偿算法。利用线性近似原理来估计时间失配误差,再采用一种经过改进的级联泰勒补偿结构进行误差补偿。其中,误差补偿模块与误差估计模块一起构成反馈式校准结构,以便于能够对时间失配误差实时估计与校准。在MATLAB建立一个位数为16 bit,时钟采样频率为500 MHz的4通道TIADC系统时间失配误差校准模型进行仿真验证。实验结果表明,当输入信号频率在整个奈奎斯特频段内,经过3阶校准后,TIADC系统的SFDR平均提高56.2 dB,SNR平均提高55.6 dB。相比于传统的级联泰勒补偿结构,进一步缩小了硬件实现规模。 展开更多
关键词 高速高精度 泰勒补偿 时间交替模数转换器 线性近似
原文传递
基于TIADC的20 GS/s高速数据采集系统 被引量:60
3
作者 杨扩军 田书林 +1 位作者 蒋俊 曾浩 《仪器仪表学报》 EI CAS CSCD 北大核心 2014年第4期841-849,共9页
基于4片5GS/s的TIADC结构设计了20 GS/s高速数据采集系统,将之应用于数字示波器上。采用4片FPGA接收和存储采样数据的架构降低了系统成本,对多FPGA之间数据存储的同步问题进行了分析,并提出了基于TDC的同步解决方案;提出了基于正弦拟合... 基于4片5GS/s的TIADC结构设计了20 GS/s高速数据采集系统,将之应用于数字示波器上。采用4片FPGA接收和存储采样数据的架构降低了系统成本,对多FPGA之间数据存储的同步问题进行了分析,并提出了基于TDC的同步解决方案;提出了基于正弦拟合的TIADC误差校准算法,校准前后信号频谱的对比证明了校准算法有效性。实验结果表明,系统实现了20 GS/s的采样率。在输入500 MHz正弦信号时,系统的SNR为40.376 dB,ENOB为6.446 b,2.5 GHz正弦输入时ENOB仍然有6.085 b,给出了系统ENOB随频率变化曲线。实验数据表明系统技术指标处于国内领先水平。 展开更多
关键词 数据采集 数据同步 正弦拟合 并行采集 tiadc
下载PDF
TIADC通道误差自适应修正方法 被引量:10
4
作者 王亚军 李明 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2013年第3期27-35,共9页
高速TIADC通道间存在的静态增益和时钟偏斜误差严重限制了系统的信噪失真比和无虚假动态范围.基于泰勒级数逼近原理,提出了一种自适应补偿结构,由导数滤波器和额外的参考通道组成.时钟控制子通道与参考通道在某些时刻同步采样,通过对比... 高速TIADC通道间存在的静态增益和时钟偏斜误差严重限制了系统的信噪失真比和无虚假动态范围.基于泰勒级数逼近原理,提出了一种自适应补偿结构,由导数滤波器和额外的参考通道组成.时钟控制子通道与参考通道在某些时刻同步采样,通过对比参考通道和子通道导数滤波器组的输出,可以估计出通道误差参数,进而完成误差补偿.整个结构都在数字域实现,稳定性较好.特殊的时钟分配器使得各子通道共用一个参考通道,简化了系统结构.仿真结果表明,当AD量化为14位时,系统的信噪失真比和无虚假动态范围能够提高约50dB,有效位数能够达到约12位. 展开更多
关键词 tiadc 自适应补偿 泰勒级数 导数滤波器
下载PDF
基于等效采样的TIADC通道失配校准方法 被引量:6
5
作者 向前 刘洪庆 包思云 《国外电子测量技术》 2016年第4期34-37,共4页
本文针对TIADC(时域交替模数转换器)的通道失配校准存在过程复杂、计算量大的问题,设计了一种高效的通道失配校准方法。基于等效采样原理,将单个ADC多个周期的采样数据重叠显示在一个周期内,通过比较各个ADC重叠波形的平均值、幅值范围... 本文针对TIADC(时域交替模数转换器)的通道失配校准存在过程复杂、计算量大的问题,设计了一种高效的通道失配校准方法。基于等效采样原理,将单个ADC多个周期的采样数据重叠显示在一个周期内,通过比较各个ADC重叠波形的平均值、幅值范围和相位,即可实现同时校准偏移失配、增益失配和时间失配,免除了频域转换或正弦拟合等步骤。仿真和实际测试结果表明,本文方法能准确测量上述失配误差,在显著提升TIADC性能的同时,能有效降低校准的复杂性,减小运算量。 展开更多
关键词 tiadc 校准 通道失配 等效采样
下载PDF
基于过零检测的TIADC时钟失配校准算法 被引量:2
6
作者 王晓蕾 王玉莹 +1 位作者 陈红梅 尹勇生 《微电子学与计算机》 CSCD 北大核心 2016年第5期72-75,79,共5页
针对时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter,TIADC)的时钟失配设计了一种基于过零检测的后台校准算法.该算法通过比较通道间采样值过零的个数判断时钟误差的大小,再利用提取到的误差大小控制可变延时的延时... 针对时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter,TIADC)的时钟失配设计了一种基于过零检测的后台校准算法.该算法通过比较通道间采样值过零的个数判断时钟误差的大小,再利用提取到的误差大小控制可变延时的延时大小对时钟误差进行校正.通过MATLAB建立8位五通道TIADC为模型对算法进行验证,当fin/fs=0.461时,仿真结果表明,经本算法校准后ENOB从5.16位提升到7.88位,SNR从32.8dB提高到了49.4dB,从而验证了该校准算法的正确性和有效性.此外,该校准算法对输入信号的频率没有严格的要求,且可以扩展到任意通道数. 展开更多
关键词 tiadc 后台校准算法 过零检测 时钟失配
下载PDF
一种TIADC系统时钟偏斜误差的全并行校正方法 被引量:2
7
作者 聂伟 邱蓉 《实验技术与管理》 CAS 北大核心 2015年第4期47-51,共5页
给出了一种TIADC系统时钟偏斜误差全并行结构的校正方法。该方法利用串并转换实现高速数据的降速,再利用滤波器的多相分解技术构建一个16×16的滤波器阵列对时钟偏斜误差进行实时校正,不但可以有效地减小杂散频谱,而且当输入信号从1... 给出了一种TIADC系统时钟偏斜误差全并行结构的校正方法。该方法利用串并转换实现高速数据的降速,再利用滤波器的多相分解技术构建一个16×16的滤波器阵列对时钟偏斜误差进行实时校正,不但可以有效地减小杂散频谱,而且当输入信号从10 MHz变化至500 MHz时,系统校正后的SFDR平均提高了30.64dB。仿真结果表明了该方法的正确性和有效性。 展开更多
关键词 tiadc系统 时钟偏斜误差 完美重构 全并行校正
下载PDF
一种宽带高性能TIADC时钟发生器 被引量:5
8
作者 朱志东 邹月娴 陶阁 《数据采集与处理》 CSCD 北大核心 2009年第B10期177-181,共5页
针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案。该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的C... 针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案。该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟。设计实现的时钟发生器已经成功用于4通道12 bit 320 MHz采样率的TIADC系统。测试结果表明,该时钟发生器具有10 ps延迟偏差和在80 MHz频率下不超过2 ps的时钟抖动。 展开更多
关键词 时钟树 tiadc系统 时钟发生器 时间失配 低抖动
下载PDF
TIADC高速数据捕获和时间失配补偿的FPGA实现 被引量:6
9
作者 张尚良 邹月娴 《数据采集与处理》 CSCD 北大核心 2011年第5期601-608,共8页
时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战。本文针对上述技术难题,利用FPGA和SoPC技术特点,着重... 时间交错并行采样模拟数字转换器(TIADC)模拟前端特有的多通道分时交替采样结构不可避免地引入了通道失配问题,并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的设计挑战。本文针对上述技术难题,利用FPGA和SoPC技术特点,着重开展模块化TIADC通用数字后端系统设计技术研究。分别实现了对TIADC系统模拟前端多通道分时交替高速输出数据的实时捕获、多通道拉格朗日时间失配实时数字后补偿、数据的存储及传输等功能。分析表明,本文提出的数字后端系统设计方案具有良好的通用性,其模块化特性易于拓展并适用于不同的TIADC系统架构。测试结果表明本文实现的4*80MS/s12bit TIADC数字后端系统工作稳定,采用6阶拉格朗日插值滤波器使系统获得了平均25dB的SFDR性能提高。 展开更多
关键词 时间交替并行采样 时间失配 数字后补偿 tiadc数字后端系统
下载PDF
TIADC中采样时间失配误差的反馈式校准技术 被引量:1
10
作者 甘凌浩 邓红辉 +3 位作者 陈红梅 孟煦 闫辉 尹勇生 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2020年第8期1075-1081,共7页
文章针对时间交织模数转换器(time-interleaved analog-to-digital converter,TIADC)通道间采样时间失配误差的校准,提出了基于最小均方(least mean square,LMS)自适应迭代提取采样时间误差的通用方法,并据此设计了一种基于互相关原理... 文章针对时间交织模数转换器(time-interleaved analog-to-digital converter,TIADC)通道间采样时间失配误差的校准,提出了基于最小均方(least mean square,LMS)自适应迭代提取采样时间误差的通用方法,并据此设计了一种基于互相关原理的反馈式校准结构,该结构可实现过奈奎斯特频域的宽带宽单频输入信号的校准,且适用于任意通道数;建立了一个1 GS/s的12-bit TIADC模型以仿真验证,当输入信号归一化频率fin/fs=0.474时,校准后的有效位数(effective number of bits,ENOB)从4.64 bits提高到11.96 bits。该文对于此类反馈式全数字后台校准技术的实现具有借鉴意义。 展开更多
关键词 时间交织模数转换器(tiadc) 时间失配 反馈式 互相关 单频 宽带宽
下载PDF
适用于宽带宽输入的TIADC时间误差校准算法 被引量:1
11
作者 张宇航 孙康康 +2 位作者 李琨 万祝娟 尹勇生 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2021年第9期1204-1209,共6页
文章设计了一种适用于宽带宽输入的时间交织模数转换器(time-interleaved analog-to-digital converters,TIADC)时间失配误差校准算法。从通道间的相乘互相关原理展开分析,引入误差符号判别模块实现任意输入带宽的TIADC时间失配误差提... 文章设计了一种适用于宽带宽输入的时间交织模数转换器(time-interleaved analog-to-digital converters,TIADC)时间失配误差校准算法。从通道间的相乘互相关原理展开分析,引入误差符号判别模块实现任意输入带宽的TIADC时间失配误差提取。误差补偿模块采用一种改进的基于泰勒级数展开的误差校准方法,进一步减小硬件实现规模。误差提取与误差补偿模块组成闭环自适应结构,能够实时进行宽带宽输入的TIADC时间失配误差校准。利用一个4通道12位的TIADC进行验证,假设通道间存在3%T_(s)(T_(s)为采样时间)以内的时间失配误差,当输入归一化频率f_(in)/f_(s)(f_(in)为输入频率,f_(s)为采样频率)分别为0.406、0.813、1.321时,校准后系统的信噪比提高了43 dB以上,有效位数(effective number of bits,ENOB)提高到11.82 bit以上。仿真结果证明了该方案的有效性。 展开更多
关键词 时间交织模数转换器(tiadc) 宽带宽输入 通道互相关 误差符号判断 泰勒级数展开
下载PDF
一种基于GA优化的TIADC误差检测与校正方法研究 被引量:2
12
作者 刘聪 罗向东 牛光珊 《现代电子技术》 2021年第22期1-6,共6页
分时交替模数转换器(TIADC)通道中存在偏置、增益以及时间失配误差,严重影响了系统的信噪失真比(SNDR)、无杂散动态范围(SFDR)和有效量化位数(ENOB)。文中提出一种基于遗传算法(GA)优化的TIADC误差检测与校正方法。其中,正弦拟合算法用... 分时交替模数转换器(TIADC)通道中存在偏置、增益以及时间失配误差,严重影响了系统的信噪失真比(SNDR)、无杂散动态范围(SFDR)和有效量化位数(ENOB)。文中提出一种基于遗传算法(GA)优化的TIADC误差检测与校正方法。其中,正弦拟合算法用于对输入信号进行一次估计和粗校正,GA用于对频域滤波处理后的信号进行通道失配误差的二次检测和精校正。通过校正前、后信号的频谱对比结果证明该校正算法的有效性。实验结果表明,该算法简单、易实现,将TIADC系统的SNDR提高到92.24 dB,SFDR提高到102.05 dB,ENOB提高到15.03 bit,校正效果较优。该校正方法适用于16 bit以上的TIADC系统,为高分辨率TIADC系统的误差检测及校正研究提供了一种新思路。 展开更多
关键词 tiadc 误差检测 误差校正 GA优化 通道失配 粗校正 精校正
下载PDF
数理统计和频谱分析的TIADC误差校正方法 被引量:16
13
作者 杨扩军 孔祥伟 +1 位作者 施佳丽 叶芃 《电子科技大学学报》 EI CAS CSCD 北大核心 2018年第1期43-50,共8页
时间交替模数转换器(TIADC)中存在的偏置、增益和时间误差严重影响了系统的信噪比(SNR)和有效位数(ENOB)。该文提出了数理统计和频谱分析的误差校正方法。数理统计用于偏置误差的校正,通过对各个子ADC的采样数据进行数理统计,得到各个子... 时间交替模数转换器(TIADC)中存在的偏置、增益和时间误差严重影响了系统的信噪比(SNR)和有效位数(ENOB)。该文提出了数理统计和频谱分析的误差校正方法。数理统计用于偏置误差的校正,通过对各个子ADC的采样数据进行数理统计,得到各个子ADC偏置误差的估计,进而完成误差校正,并使用一种二次校正的方法,提高了校正精度;频谱分析用于增益误差和时间误差的校正,由存在误差时特定频点的幅度和相位值得到误差估计,从而实现增益误差和时间误差的校正。校正前后信号频谱的对比证明了该校正算法的有效性。实验结果表明,该算法简单容易实现,将TIADC系统的SNR提高到了41.019 4 dB,ENOB提高到了6.52 bit,校正效果达到或者优于正弦拟合算法。 展开更多
关键词 数据采集 误差校正 数理统计 频谱分析 时间交替模数转换器
下载PDF
基于FPGA的TIADC并行采样系统设计 被引量:2
14
作者 简磊 陈莹莹 《电子测试》 2017年第1X期5-6,19,共3页
介绍一种基于多片ADC的时间交替并行采样设计方法以及在FPGA平台上的实现。着重阐述TIADC并行采样的增益误差、时间误差校正算法及实现。实验结果表明,TIADC并行数据采集系统的结构设计和预处理算法,能较好抑制因相位偏移、时钟抖动等... 介绍一种基于多片ADC的时间交替并行采样设计方法以及在FPGA平台上的实现。着重阐述TIADC并行采样的增益误差、时间误差校正算法及实现。实验结果表明,TIADC并行数据采集系统的结构设计和预处理算法,能较好抑制因相位偏移、时钟抖动等造成的非均匀误差。 展开更多
关键词 tiadc并行采样技术 时间非均匀误差 FARROW结构 AD9224 FPGA
下载PDF
一种TIADC系统误差自适应联合补偿算法
15
作者 王克 樊昌周 +1 位作者 李宏伟 梁丹亚 《重庆邮电大学学报(自然科学版)》 CSCD 北大核心 2016年第3期325-329,共5页
针对时间交替并行采样系统(time-interleaved analog-to-digital converter,TIADC)通道间存在直流偏置误差、增益误差和时钟失配误差的问题,提出一种基于自适应的误差联合补偿算法。该算法设计了新的系统时序和基于子通道的误差补偿模型... 针对时间交替并行采样系统(time-interleaved analog-to-digital converter,TIADC)通道间存在直流偏置误差、增益误差和时钟失配误差的问题,提出一种基于自适应的误差联合补偿算法。该算法设计了新的系统时序和基于子通道的误差补偿模型,采用多输入的自适应结构,实现对3种误差的联合补偿。理论分析和仿真结果表明,新算法结构简单,运算量小,具有良好的抗噪声性能,同时算法对带通信号有良好的适用性。当ADC量化位数为16时,系统的信纳比能够提升约37 d B,无杂散动态范围能够提升约50 d B。 展开更多
关键词 时间交替并行采样系统(tiadc) 自适应补偿 泰勒级数 时钟失配 增益误差
下载PDF
基于TIADC架构的20 GSPS数字示波器研究
16
作者 黄科文 刘益民 洪远泉 《韶关学院学报》 2019年第6期26-31,共6页
为了完成目前对复杂宽带信号的实时捕获及处理,设计了基于TIADC架构的20GSPS数字示波器系统.针对其对时钟的要求设计了低抖动的高速采样时钟电路,并完成了基于正弦的误差校准以及数据同步算法的设计.最后针对该系统进行了实验分析,结果... 为了完成目前对复杂宽带信号的实时捕获及处理,设计了基于TIADC架构的20GSPS数字示波器系统.针对其对时钟的要求设计了低抖动的高速采样时钟电路,并完成了基于正弦的误差校准以及数据同步算法的设计.最后针对该系统进行了实验分析,结果表明:该系统能够在很大程度上降低频谱失真,能够相对很好的完成实时采样,具有良好的系统性能. 展开更多
关键词 tiadc 高速数据采集 数字示波器 时间交替采样 正弦拟合 误差校准
下载PDF
基于TIADC的信号采集记录卡
17
作者 刘涛 梅顺良 《计算机工程》 CAS CSCD 北大核心 2010年第6期227-229,共3页
目前的信号采集系统的采样和实时记录速率只有每秒几十兆,远不能满足对信号进行实时、连续、高速、高精度采集记录的需求。针对该问题,设计并实现一种基于时间交错模数转换器的信号采集记录卡,可以实现14位200MS/s的数据采集,有效的无... 目前的信号采集系统的采样和实时记录速率只有每秒几十兆,远不能满足对信号进行实时、连续、高速、高精度采集记录的需求。针对该问题,设计并实现一种基于时间交错模数转换器的信号采集记录卡,可以实现14位200MS/s的数据采集,有效的无杂散动态范围超过80dBc,可实现400MB/s持续实时的数据记录。 展开更多
关键词 信号采集记录卡 时间交错模数转换器 无杂散动态范围
下载PDF
基于TIADC的高速、高带宽信号采集系统
18
作者 余国良 陆霄 +2 位作者 李居强 孟祥冬 孙晓冬 《电子与封装》 2022年第11期42-47,共6页
对基于国产现场可编程门阵列(FPGA)和时间交织模数转换器(TIADC)的信号采集系统进行了研究,分析了TIADC应用过程中的硬件设计问题,考虑了噪声、抖动、频谱泄露等因素对信号采集系统性能的影响,并基于最小二乘法完成了TIADC通道失配误差... 对基于国产现场可编程门阵列(FPGA)和时间交织模数转换器(TIADC)的信号采集系统进行了研究,分析了TIADC应用过程中的硬件设计问题,考虑了噪声、抖动、频谱泄露等因素对信号采集系统性能的影响,并基于最小二乘法完成了TIADC通道失配误差的标定和校准。对设计的信号采集系统进行了动态性能测试,测试结果表明,设计的信号采集系统采样率达到10 GSa/s,实时采样带宽达到4 GHz。 展开更多
关键词 tiadc FPGA 并行采样 高速、高带宽
下载PDF
一种TIADC时间失配快速盲校正方法
19
作者 印茂伟 吴轩光 +1 位作者 张雨亭 李玉琳 《传感器与微系统》 CSCD 2019年第1期30-32,共3页
针对时间交错模/数转换器(TIADC)时间偏差的在线盲校正,提出一种全数字自适应方法,对于具有宽平稳带限输入的TIADC,可以三步迭代实现时间标定。仅用一阶统计量来估计时间失配,加/减法器和一个定系数导数滤波器来校正误差。采用一阶泰勒... 针对时间交错模/数转换器(TIADC)时间偏差的在线盲校正,提出一种全数字自适应方法,对于具有宽平稳带限输入的TIADC,可以三步迭代实现时间标定。仅用一阶统计量来估计时间失配,加/减法器和一个定系数导数滤波器来校正误差。采用一阶泰勒级数近似来进一步降低计算量,并在时间标定过程中,以变步长迭代补偿由于近似处理引起的误差。理论分析和实验表明:提出的方法具有复杂度低、收敛速度快等优点,在第一奈奎斯特频率内的无杂散动态范围和信噪比分别提高了44~52 d B和29~38 d B。 展开更多
关键词 时间交错模/数转换器 时间偏斜 一阶统计量 导数滤波器
下载PDF
400MHz 12bit TIADC电路设计与误差校正
20
作者 印茂伟 《电子技术应用》 北大核心 2008年第12期64-66,78,共4页
时域交错模数转换(TIADC)是目前高速高分辨率 ADC 设计的一种有效方案。通过一个400MHz 12bit ADC 的 PCB 设计,阐述了 TIADC 设计中的一些普遍问题,在误差分析的基础上给出一种硬软件综合校正方法。实测结果表明了设计的有效性。
关键词 时域交错模数转换 通道失配 Gram-Schmidt正交化 误差校正 有效数据位数
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部