用于点云数据实时显示的滑位处理方法研究

1

作者 冯孝欣 陈兴杰 丁宝钢 《计算机时代》 2023年第9期6-9,13,共5页

针对下位机向上位机发送数据时由于接收端和发送端的时钟不同源或者由于短促的干扰造成的数据异常,导致接收到的数据偏移若干个比特的问题,以LabWindows/CVI为平台使用C语言设计点云数据采集软件,采用滑位寻找帧同步码的方法,解决了因... 针对下位机向上位机发送数据时由于接收端和发送端的时钟不同源或者由于短促的干扰造成的数据异常,导致接收到的数据偏移若干个比特的问题,以LabWindows/CVI为平台使用C语言设计点云数据采集软件,采用滑位寻找帧同步码的方法,解决了因帧失步导致的帧内数据错位问题,进而通过TCP/IP网络协议接收实时图像数据,根据帧格式对图像数据进行接收、解析、离线处理以及实时显示,满足了接收速率达到380Mbps、0.2s内处理并显示一帧图像的需求。 展开更多

关键词 时钟 LABWINDOWS/CVI 滑位 帧失步

下载PDF 职称材料

基于FPGA的光纤通信系统的设计与实现 被引量：11

2

作者 李欣 管绍军 胡晓天 《电子设计工程》 2012年第8期85-87,91,共4页

光纤通信是现今数据通信系统的主要通信方式,其性能的好坏直接影响数据通信系统的质量。本文采用Ver-ilog语言实现FPGA光纤通信系统的功能。光纤通信系统又包含位同步时钟提取模块、8B/10B编解码器模块和NRZI编解器模块;这些模块都利用... 光纤通信是现今数据通信系统的主要通信方式,其性能的好坏直接影响数据通信系统的质量。本文采用Ver-ilog语言实现FPGA光纤通信系统的功能。光纤通信系统又包含位同步时钟提取模块、8B/10B编解码器模块和NRZI编解器模块;这些模块都利用了DA(Design Analyzer)、Quartus II以及Modelsim等EDA工具来完成综合与仿真,从仿真的结果可以看出该设计方法很好地满足了系统的要求。 展开更多

关键词 光纤通信 FPGA 位同步时钟 VERILOG

下载PDF 职称材料

基于异步时钟的高速实时光OFDM收发系统 被引量：4

3

作者 汪敏 虞礼辉 +4 位作者 冯俊飞 傅磊 徐朝星 张洛玮 宋英雄 《上海大学学报（自然科学版）》 CAS CSCD 北大核心 2013年第3期250-253,共4页

近年来,由于正交频分复用(orthogonal frequency division multiplexing,OFDM)技术具有独特的优势,已经在无线电领域得到广泛应用,并开始被引入光通信中.目前,对于光正交频分复用(optical OFDM,OOFDM)技术的研究,主要集中在离线实验分... 近年来,由于正交频分复用(orthogonal frequency division multiplexing,OFDM)技术具有独特的优势,已经在无线电领域得到广泛应用,并开始被引入光通信中.目前,对于光正交频分复用(optical OFDM,OOFDM)技术的研究,主要集中在离线实验分析和基于全局时钟的实时分析,提出了一种基于异步时钟的高速实时光OFDM收发系统,通过实验实现了在25 km标准单模光纤(single-mode fiber,SMF)上可实时传输2.5 Gbit/s光OFDM信号,误码率小于1.2×10^(-5). 展开更多

关键词 光正交频分复用 异步时钟 误码率

下载PDF 职称材料

任意占空比数字信号位同步时钟盲提取的数字实现 被引量：5

4

作者 赵仕良 谷婧 +1 位作者 张婕 汪文蝶 《电子科技大学学报》 EI CAS CSCD 北大核心 2021年第5期710-719,共10页

该文用FPGA和DSP设计的双核数字系统结合软件算法完成了任意占空比数字信号的自动识别,实现了较宽范围的位同步时钟盲提取。同时根据双向打点原理,详细分析了盲提取位同步时钟频率产生误差的原因,并总结出双向打点盲提取频率相对误差和... 该文用FPGA和DSP设计的双核数字系统结合软件算法完成了任意占空比数字信号的自动识别,实现了较宽范围的位同步时钟盲提取。同时根据双向打点原理,详细分析了盲提取位同步时钟频率产生误差的原因,并总结出双向打点盲提取频率相对误差和最大相对误差的公式。该公式对所有双向打点系统具有理论指导和工程实践意义。通过测试,采用150 MHz的打点时钟,对于12 Kbps以下的单极性非归零数字信号,可以很好地实现盲同步的频率跟随性。实验数据表明:对于相同速率的单极性非归零码(NRZ)和占空比为D的单极性归零码(RZ),RZ的盲提取频率相对误差是NRZ的1/(D,1−D)_(min)倍。实验结论证明该文建立的盲提取频率相对误差公式是正确的。 展开更多

关键词 盲提取 位同步时钟 占空比 数字实现 位同步时钟频率最大相对误差

下载PDF 职称材料

宽频带数字锁相环设计及基于FPGA的实现 被引量：8

5

作者 李晓东 《电子测量技术》 2006年第5期103-106,121,共5页

简要介绍了一种在FPGA中实现全数字锁相环(DPLL)的原理与方法,重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。文中采用较为简单的方法实现了捕获时间小而捕获带宽又相当宽的全数字锁相环,解决了“捕获时... 简要介绍了一种在FPGA中实现全数字锁相环(DPLL)的原理与方法,重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。文中采用较为简单的方法实现了捕获时间小而捕获带宽又相当宽的全数字锁相环,解决了“捕获时间”和“捕获带宽”指标相互矛盾的问题。可直接用于同步串行通信中二进制码流的同步时钟的恢复,且可自动跟踪接收码流速率的变换。该设计是基于FPGA的模块化设计,便于其他数字系统设计及通信系统的移植和集成。 展开更多

关键词 DPLL FPGA 数字环路滤波器 时钟恢复 宽频带

下载PDF 职称材料

一种新型的VBR视频传输方法 被引量：1

6

作者 张源海 钟琳华 +2 位作者 皇甫伟 许长桥 李凯慧 《电子学报》 EI CAS CSCD 北大核心 2007年第5期895-899,共5页

保证变比特率(VBR)视频流在IP网络上的平滑传输一直是多媒体通信领域研究的热点.传统的PCR协助的恒定速率传输方法利用了嵌入到视频码流中的程序参考时钟(PCR)来定期校正发送速率,是以较高的传输速率为代价减少了播放低码率视频流时的... 保证变比特率(VBR)视频流在IP网络上的平滑传输一直是多媒体通信领域研究的热点.传统的PCR协助的恒定速率传输方法利用了嵌入到视频码流中的程序参考时钟(PCR)来定期校正发送速率,是以较高的传输速率为代价减少了播放低码率视频流时的缓存需求.为了同时适应高码率视频流的鲁棒传输,本文提出了一种改进的方法,通过对发送速率进行更细粒度的调整和服务器端的自适应缓冲机制,进一步平滑了传输速率,而且没有增加终端缓存的需求.仿真实验的测试结果表明,改进的方法能更好地服务于各种码率的流媒体传输与回放,适用范围更加广泛. 展开更多

关键词 MPEG-2 传输流 变比特率 程序参考时钟

下载PDF 职称材料

一种将测试集嵌入到Test-per-Clock位流中的方法 被引量：1

7

作者 刘铁桥 邝继顺 +1 位作者 蔡烁 尤志强 《计算机研究与发展》 EI CSCD 北大核心 2014年第9期2022-2029,共8页

集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模... 集成电路测试方案的关键在于测试向量产生器的设计.传统的测试方法在测试向量生成、测试应用的过程中,没有充分利用测试数据位流来构建测试向量,从而造成了测试时间和存储开销的增加.为了减少测试成本,提出了一种基于test-per-clock模式的内建自测试方法.通过对线性移位测试结构的分析,提出了一种递进式的反复测试生成方法:顺序求解输入位流,逆向精简,多次求解以获得更优值,最终将测试集以较小的代价嵌入到test-per-clock位流中.在测试应用时,只需存储求解后的最小输入流,通过控制线性移位的首位从而生成所需的测试集.实验结果表明,在达到故障覆盖率要求的前提下,能显著地减少测试应用时间和存储面积开销. 展开更多

关键词 内建自测试 test-per-clock 测试位流 测试生成 测试开销

下载PDF 职称材料

数字电视传输流的实时码率变换系统 被引量：1

8

作者 梁龙飞 余松煜 叶玮 《红外与激光工程》 EI CSCD 北大核心 2002年第1期68-71,共4页

数字视频压缩后通常是打包成传输流的形式进行传送 ,每个传输流都有其固定的发送码率。在某些应用场合 ,比如信道调制前端 ,需要对输入传输流码率进行改变以适应该信道要求。描述了一种全硬件实现、双路输出、实时。

关键词 数字电视 实时码率变换系统 传输流

原文传递

一款低功耗异步FIFO的设计与实现 被引量：4

9

作者 张英武 杜波 袁国顺 《电子器件》 CAS 2007年第3期962-964,共3页

我们在异步FIFO(First In First Out)设计中,引入了门控时钟技术降低了控制电路和译码电路80%的功耗;并采用位线分割技术降低了存储单元38%的功耗.利用格雷码作异步FIFO指针的控制电路,能有效消除多时钟域中的亚稳态.基于CSMC0.6μm标... 我们在异步FIFO(First In First Out)设计中,引入了门控时钟技术降低了控制电路和译码电路80%的功耗;并采用位线分割技术降低了存储单元38%的功耗.利用格雷码作异步FIFO指针的控制电路,能有效消除多时钟域中的亚稳态.基于CSMC0.6μm标准单元库的半定制设计流程对其进行设计和实现:使用Verilog硬件描述语言,利用Modelsim进行时序和功能仿真、Synopsys DC完成逻辑综合、SE实现自动布局布线. 展开更多

关键词 异步FIFO 低功耗设计 门控时钟 格雷码 位线分割

下载PDF 职称材料

数字锁相环在位同步提取中的应用 被引量：1

10

作者 伍建辉 李雅梅 苏小敏 《火控雷达技术》 2010年第4期91-95,共5页

在数字通信中,为保证信息传输和交换的正确,各种数字模块的时钟应该具有相同的频率,否则在数据传输中会产生滑动、误码,直至通信中断。本文详细论述了基于FPGA技术实现数据码流位同步时钟信号的提取,以及电路模块的工作原理、关键技术... 在数字通信中,为保证信息传输和交换的正确,各种数字模块的时钟应该具有相同的频率,否则在数据传输中会产生滑动、误码,直至通信中断。本文详细论述了基于FPGA技术实现数据码流位同步时钟信号的提取,以及电路模块的工作原理、关键技术和实现途径,并通过了软件仿真。 展开更多

关键词 数字锁相环 位同步时钟 异或门鉴相器

下载PDF 职称材料

EPLD在LED大屏幕扫描电路中的应用

11

作者 郑宝华 王立国 段洪君 《吉林化工学院学报》 CAS 2004年第4期40-42,49,共4页

介绍了LED大屏幕扫描电路的设计方法,阐述了可编程逻辑器件在高速数字系统应用中的优点.给出了Altera公司的EPM7128芯片的应用实例和编程方法.

关键词 LED大屏幕扫描电路 设计 可编程逻辑器件 点时钟 静态驱动 动态扫描驱动 显示存储器 VHDL语言 仿真 EPM7128芯片

下载PDF 职称材料

广电SDH传输网络时钟规划与保护 被引量：1

12

作者 马翔 《广播与电视技术》 2015年第6期95-98,共4页

本文阐述了SDH传输网络中时钟同步和时钟保护的基本概念和相关知识,并以江苏有线省干线SDH传输网为例,介绍了在复杂网络拓扑下时钟网的合理规划与保护,最后还提出了一些时钟保护配置方面的技术建议和注意事项。

关键词 SDH BITS 时钟 同步 规划 保护

下载PDF 职称材料

数字同步网优化改造方案

13

作者 曹明华 王继曾 曹毅 《科学技术与工程》 2009年第2期422-425,共4页

同步网为电信网内所有设备提供时钟及时间同步控制信号,从而使各节点设备的数字流实现正确有效的传送。分析了同步网的现状,结合甘肃电信数字同步网扩容改造工程,对数字同步网的时钟源建设、核心设备的时间同步以及网管系统建设提出了... 同步网为电信网内所有设备提供时钟及时间同步控制信号,从而使各节点设备的数字流实现正确有效的传送。分析了同步网的现状,结合甘肃电信数字同步网扩容改造工程,对数字同步网的时钟源建设、核心设备的时间同步以及网管系统建设提出了相应的改造方案,并对其中的关键技术进行了详细阐述。通过该方案的实施,能有效提高同步网的准确性和可靠性。 展开更多

关键词 同步网 时钟 同步设备 时间同步 优化

下载PDF 职称材料

动态条件下单板码同步器的统调方法

14

作者 刘洋 石华峰 +1 位作者 马楠 刘爱红 《遥测遥控》 2007年第S1期234-236,共3页

针对目前列装的单板码同步器功能检测和调试手段单一,难以满足多种型号箭遥任务的动态接收问题,提出一种新的、能适应各种型号箭遥信号解调的单板码同步器统调方法。在深入分析YH4系列码同步器鉴频、鉴相原理的基础上,对影响其动态性能... 针对目前列装的单板码同步器功能检测和调试手段单一,难以满足多种型号箭遥任务的动态接收问题,提出一种新的、能适应各种型号箭遥信号解调的单板码同步器统调方法。在深入分析YH4系列码同步器鉴频、鉴相原理的基础上,对影响其动态性能的各个关键环节——码环基准时钟、匹配滤波输出通带电压、码元判决电平、输入信号电平和基线位置的检测和调试方法及工作机理都作了详细的阐述。 展开更多

关键词 单板码同步器 码环基准时钟 匹配滤波输出通带电压 码元判决电平

下载PDF 职称材料

基于光时分复用技术的局域网设计

15

作者 温亮生 左鹏 +5 位作者 郭宏翔 林毅恒 薛青 余周军 伍剑 林金桐 《光通信技术》 CSCD 北大核心 2002年第4期46-49,共4页

近年来 ,基于OTDM技术的网络设计备受关注。提出了一种基于OTDM技术、采用比特间插和令牌环相结合方式的局域网设计方案。该方案结构简单 ,成本低 ,信道利用率高 ,可在物理层上实现自愈保护 ,并且对单个节点的技术要求低 ,可以在对单个... 近年来 ,基于OTDM技术的网络设计备受关注。提出了一种基于OTDM技术、采用比特间插和令牌环相结合方式的局域网设计方案。该方案结构简单 ,成本低 ,信道利用率高 ,可在物理层上实现自愈保护 ,并且对单个节点的技术要求低 ,可以在对单个节点传输速率要求不是很高的小型局域网中使用。 展开更多

关键词 光时分复用 OTDM 局域网 LAN 比特间插 令牌 时钟同步

下载PDF 职称材料

广东联通数字同步网优化思路探讨

16

作者 黄志新 余冬玲 《邮电设计技术》 2009年第6期66-69,共4页

简要介绍了广东联通数字同步网的运行现状,并结合其实际情况,探讨了广东联通是如何在组网方式选择、参考时钟源选择、设备软件版本升级,以及对时钟输出端口使用进行优化的。

关键词 数字同步网 BITS 参考时钟源

下载PDF 职称材料

SDH同步传输链路的组织与建设

17

作者 梁芝贤 王娟 《电力系统通信》 2008年第5期32-34,37,共4页

基于数字同步网的网络结构,提出了同步信号传递对SDH系统的具体要求和同步网建设改造方案,指出如何将SDH的定时组织与同步网网路组织有机结合,合理配置最佳传输链路,避免定时环路的产生。明确了时钟系统对SDH设备的时钟功能和性能的具... 基于数字同步网的网络结构,提出了同步信号传递对SDH系统的具体要求和同步网建设改造方案,指出如何将SDH的定时组织与同步网网路组织有机结合,合理配置最佳传输链路,避免定时环路的产生。明确了时钟系统对SDH设备的时钟功能和性能的具体要求,提出了主用和备用时钟分成不同方向传输的环路时钟配置方案,及地区网络具体的建设方案,对地区局时钟系统建设与改造具有参考价值。 展开更多

关键词 SDH BITS 同步时钟

下载PDF 职称材料

2.5Gbps/ch两通道并行时钟数据恢复电路

18

作者 刘永旺 王志功 李伟 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第3期460-464,共5页

采用TSMC公司标准的0.18μm CMOS工艺,结合锁相环和延迟锁相环技术,设计并制作了一个全集成的2.5Gbps/ch并行时钟数据恢复电路.与传统并行数据恢复电路相比,该电路不需要本地参考时钟,并且恢复出的并行数据是位同步的.输入2路并行的231-... 采用TSMC公司标准的0.18μm CMOS工艺,结合锁相环和延迟锁相环技术,设计并制作了一个全集成的2.5Gbps/ch并行时钟数据恢复电路.与传统并行数据恢复电路相比,该电路不需要本地参考时钟,并且恢复出的并行数据是位同步的.输入2路并行的231-1PRBS数据,恢复出的2.5GHz时钟的均方抖动值为2.6ps,恢复出的两路2.5Gb/s数据的均方抖动值分别为3.3ps和3.4ps. 展开更多

关键词 并行时钟数据恢复 锁相环 延迟锁相环 位同步

下载PDF 职称材料

广东省电力数字同步时钟系统的建设 被引量：1

19

作者 夏文波 《广东电力》 2000年第2期12-14,38,共4页

简述了数字同步时钟系统在广东省电力系统的作用与应用前景，并对广东省电力数字同步时钟系统的建设与规划提出了若干建议。

关键词 数字同步时钟系统 数字通信网 电力系统

下载PDF 职称材料

基于现场可编程门阵列的位同步时钟提取技术研究 被引量：5

20

作者 徐燕玲 董公昌 +1 位作者 胡淑巧 赵文江 《探测与控制学报》 CSCD 北大核心 2006年第2期61-64,共4页

在对基于锁相技术的位同相时钟提取技术研究的基础上,论述了基于现场可编程逻辑(FPGA)技术实现的GPS测量信息的位同步时钟信号提取电路模块组成工作原理、关键技术、及其实现途径,并通过了软件仿真。

关键词 FPGA GPS 位同步时钟 数字锁相环

下载PDF 职称材料