期刊文献+
共找到464篇文章
< 1 2 24 >
每页显示 20 50 100
基于SoC的非对称数字系统算法设计与实现
1
作者 姜智 肖昊 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2024年第5期655-659,677,共6页
文章提出一种在片上系统(System on Chip,SoC)实现高吞吐率的有限状态熵编码(finite state entropy,FSE)算法。通过压缩率、速度、资源消耗、功耗4个方面对所提出的编码器和解码器与典型的硬件哈夫曼编码(Huffman coding,HC)进行性能比... 文章提出一种在片上系统(System on Chip,SoC)实现高吞吐率的有限状态熵编码(finite state entropy,FSE)算法。通过压缩率、速度、资源消耗、功耗4个方面对所提出的编码器和解码器与典型的硬件哈夫曼编码(Huffman coding,HC)进行性能比较,结果表明,所提出的硬件FSE编码器和解码器具有显著优势。硬件FSE(hFSE)架构实现在SoC的处理系统和可编程逻辑块(programmable logic,PL)上,通过高级可扩展接口(Advanced eXtensible Interface 4,AXI4)总线连接SoC的处理系统和可编程逻辑块。算法测试显示,FSE算法在非均匀数据分布和大数据量情况下,具有更好的压缩率。该文设计的编码器和解码器已在可编程逻辑块上实现,其中包括1个可配置的缓冲模块,将比特流作为单字节或双字节配置输出到8 bit位宽4096深度或16 bit位宽2048深度的块随机访问存储器(block random access memory,BRAM)中。所提出的FSE硬件架构为实时压缩应用提供了高吞吐率、低功耗和低资源消耗的硬件实现。 展开更多
关键词 有限状态熵编码(FSE) 哈夫曼编码(HC) 片上系统(soc) 高吞吐率 块随机访问存储器(BRAM)
下载PDF
基于RISC-V架构的行人定位SoC系统设计
2
作者 喻胜 史超凡 《太赫兹科学与电子信息学报》 2024年第9期959-966,共8页
行人定位方法中,捷联式惯导定位系统需要处理惯性测量单元(IMU)传感器的数据,通过算法处理后得到行人的位置,因此对于芯片实时性以及低功耗有很高的要求。由于行人定位算法大多基于浮点传感器数据开发,一般要求终端设备能够处理浮点数... 行人定位方法中,捷联式惯导定位系统需要处理惯性测量单元(IMU)传感器的数据,通过算法处理后得到行人的位置,因此对于芯片实时性以及低功耗有很高的要求。由于行人定位算法大多基于浮点传感器数据开发,一般要求终端设备能够处理浮点数据。第五代精简指令集(RISC-V)架构作为一种开源架构,能节约架构授权费,在物联网领域有着广泛应用,并且其浮点(F)和向量(V)等高性能扩展指令能够很好地满足行人定位算法对实时性的要求。针对行人定位系统的特定性能要求,提出了一种基于浮点内核向量处理器优化RISC-V架构的行人定位片上系统(SoC),并在实际系统中进行验证。与多个准32位架构RISC-V处理器以及高层次综合组件(HLS)生成的算法专用IP(locate_IP)的标准处理器方案的性能对比分析表明,该设计实现了34倍的性能提升以及5.6倍的能效提升,满足了微终端的要求。 展开更多
关键词 行人定位系统 第五代精简指令集计算 现场可编程逻辑阵列 片上系统
下载PDF
基于Python脚本的SoC寄存器模块自动化设计
3
作者 周国飞 《软件》 2024年第5期169-171,共3页
片上系统芯片(SoC)包含大量可通过系统总线配置的寄存器模块。在芯片设计流程中,需要人工设计寄存器模块功能,并形成可阅读的设计文档,再由硬件描述语言(Hardware Description Language)描述为实际数字电路,还需要有便于芯片仿真验证的... 片上系统芯片(SoC)包含大量可通过系统总线配置的寄存器模块。在芯片设计流程中,需要人工设计寄存器模块功能,并形成可阅读的设计文档,再由硬件描述语言(Hardware Description Language)描述为实际数字电路,还需要有便于芯片仿真验证的寄存器模型以及基于C语言的嵌入式固件程序用于应用软件开发。本文提供一种基于Python脚本语言的芯片设计流程,将上述芯片设计流程串联起来,做到一次规格设计,自动化输出寄存器模块的不同设计描述,有效提高了SoC芯片设计效率。 展开更多
关键词 soc芯片 寄存器设计 AMBA总线 APB接口 Python脚本
下载PDF
用于SoC芯片启动和调试的SPI转AHB接口设计
4
作者 周国飞 《集成电路应用》 2024年第3期50-51,共2页
阐述设计的SPI转AHB模块,创造性地结合SPI Slave接口和AHB总线主设备接口的两种协议,专门用于SoC芯片的启动和调试场景,在FPGA实测和实际流片项目中,均得到验证和实际应用。
关键词 soc设计 AHB总线 SPI接口 片上系统总线
下载PDF
SoC芯片的RomCode设计与FPGA验证研究 被引量:3
5
作者 张梅娟 张明月 +1 位作者 杨楚玮 朱心杰 《电子设计工程》 2023年第21期76-80,86,共6页
RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了... RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了确保RomCode设计的稳定性和正确性,基于Palladium与Haps完成FPGA原型验证。验证结果表明,该RomCode设计的功能正常且运行稳定,提高了芯片的流片成功率,加快了软件开发的进度,有效地支撑了SoC芯片其他模块的功能验证。 展开更多
关键词 soc芯片 多核处理器 RomCode FPGA原型验证
下载PDF
低功耗非制冷红外图像处理专用SoC芯片 被引量:1
6
作者 郭广浩 吴南健 刘力源 《红外与毫米波学报》 SCIE EI CAS CSCD 北大核心 2023年第1期122-131,共10页
非制冷红外成像技术具有非常广泛的应用前景。但是,目前非制冷红外成像芯片存在非均匀校正、图像细节增强和条纹噪声等亟待解决的问题。论文提出并设计一种面向非制冷红外成像的图像处理专用SoC芯片,芯片集成了一个CPU、两个DSP处理器... 非制冷红外成像技术具有非常广泛的应用前景。但是,目前非制冷红外成像芯片存在非均匀校正、图像细节增强和条纹噪声等亟待解决的问题。论文提出并设计一种面向非制冷红外成像的图像处理专用SoC芯片,芯片集成了一个CPU、两个DSP处理器和一个红外图像处理专用加速器,单芯片可实现非制冷低功耗红外图像的非均匀校正、图像滤波、直方图均衡、数字图像细节增强、条纹消除和目标检测跟踪等实时图像处理。同时,研究开发了面向芯片应用的非制冷低功耗红外图像处理算法。采用65-nm CMOS工艺实现了非制冷红外图像专用处理SoC芯片,实现了基于非制冷红外成像芯片和图像处理SoC芯片的小型低功耗非制冷红外成像系统。测试结果表明成像系统可以实现清晰的非制冷红外成像、目标检测及目标跟踪等功能,系统功耗小于2 W,体积相比传统的系统减小了50%,满足对体积、功耗、性能要求比较高的系统的应用需求,具有较高的工程应用价值和前景。 展开更多
关键词 红外图像处理 soc芯片 非制冷红外探测系统 低功耗
下载PDF
基于JESD204B协议的智能信号处理SoC中自适应缓冲结构
7
作者 魏赛 王鹏 +2 位作者 吴剑潇 陆斌 邢志昂 《半导体技术》 北大核心 2023年第12期1115-1120,共6页
JESD204B(简称204B)是智能信号处理系统级芯片(SoC)中连接高速模数/数模(AD/DA)转换的重要接口,将SoC系统结构与204B标准要求进行集成设计时,自适应缓冲结构(ABS)可弥补204B协议对数据传输缺乏流量控制的缺陷,并通过设置自适应缓冲与流... JESD204B(简称204B)是智能信号处理系统级芯片(SoC)中连接高速模数/数模(AD/DA)转换的重要接口,将SoC系统结构与204B标准要求进行集成设计时,自适应缓冲结构(ABS)可弥补204B协议对数据传输缺乏流量控制的缺陷,并通过设置自适应缓冲与流控机制,保证数据传输的可靠性。经过现场可编程门阵列(FPGA)验证,SoC在204B接口可以达到4×12.5 Gbit/s的数据传输带宽,证明设计的204B接口方案在智能信号处理SoC中的可行性和有效性,满足智能信号处理SoC对于数据接口的要求。该设计方案的实现对无流量控制数据传输协议与SoC体系结构的集成有借鉴意义。 展开更多
关键词 系统级芯片(soc) JESD204B 现场可编程门阵列(FPGA)验证 直接内存访问(DMA) 先进可扩展接口(AXI)
原文传递
SoC芯片上AXI总线IP验证 被引量:1
8
作者 马彬 刘威 《电子设计工程》 2023年第13期56-60,共5页
随着集成电路芯片复杂度的日益提升,芯片验证的工作量在芯片设计中占比70%以上,如何更高效、可靠地完成芯片验证是目前面临的主要问题。以实际项目为例,针对SoC芯片中的AXI总线协议和UVM验证方法学进行研究,基于UVM验证方法学搭建了AXI... 随着集成电路芯片复杂度的日益提升,芯片验证的工作量在芯片设计中占比70%以上,如何更高效、可靠地完成芯片验证是目前面临的主要问题。以实际项目为例,针对SoC芯片中的AXI总线协议和UVM验证方法学进行研究,基于UVM验证方法学搭建了AXI总线协议的通用验证平台,能够对AXI总线接口类型的待测试设计快速完成验证。通过复用搭建的通用验证平台,对自研的AXI接口SRAM控制器模块进行验证,能够快速进行覆盖率数据的收集,证实了基于UVM的AXI总线验证平台具有高效性和可重用性。 展开更多
关键词 验证 soc UVM AXI
下载PDF
基于Cortex-M3的汉盲翻译SoC设计
9
作者 毛扬 梁宏博 +3 位作者 邹成洋 毛方涛 吴新丽 杨文珍 《计算机系统应用》 2023年第10期132-139,共8页
汉盲翻译是一种将中文文本自动翻译为对应的盲文数据的过程.在嵌入式环境下,汉盲翻译的速度较慢,难以达到复杂环境下的实时性需求.为此设计出专用的汉盲翻译IP核,通过实现逆向最大匹配分词算法、汉盲转换,最终得到准确的盲文数据.为了... 汉盲翻译是一种将中文文本自动翻译为对应的盲文数据的过程.在嵌入式环境下,汉盲翻译的速度较慢,难以达到复杂环境下的实时性需求.为此设计出专用的汉盲翻译IP核,通过实现逆向最大匹配分词算法、汉盲转换,最终得到准确的盲文数据.为了验证设计的合理性,以Cortex-M3为微处理器构建SoC,搭载串口、LCD驱动和汉盲翻译IP核,并使用FPGA实验平台进行功能验证和性能测试.测试结果表明,该SoC可准确进行汉盲翻译,翻译速度达5 079.37 B/s. 展开更多
关键词 CORTEX-M3 片上系统 现场可编程逻辑门阵列 逆向最大匹配
下载PDF
SoC芯片可测试性设计策略分析 被引量:1
10
作者 王大伟 孙全 +3 位作者 杜春瑶 易玲 刘建军 严姗 《中国高新科技》 2023年第15期18-19,87,共3页
微电子器件已经广泛应用于航空航天等多个领域中,发挥着重要作用。随着芯片技术的升级,集成电路不断缩小尺寸,系统级芯片(SoC)已经得到广泛应用,且对于SoC芯片需求量逐渐增多。基于此,文章通过分析SoC芯片结构,进一步研究可测试性设计,... 微电子器件已经广泛应用于航空航天等多个领域中,发挥着重要作用。随着芯片技术的升级,集成电路不断缩小尺寸,系统级芯片(SoC)已经得到广泛应用,且对于SoC芯片需求量逐渐增多。基于此,文章通过分析SoC芯片结构,进一步研究可测试性设计,以阐述测试性能控制方法,实现性能和效率的优化。在测试中利用芯片功能模块接口和外部端口存在的映射关系,通过锁存器和JTAG进行控制。通过可测试性设计能够缩短测试时间,降低测试成本,支持芯片质量和成本效益的提高。 展开更多
关键词 soc芯片 可测试性 测试性能
下载PDF
一种数据存储SoC芯片的静态时序约束设计
11
作者 王涛 赵启林 《单片机与嵌入式系统应用》 2023年第8期8-10,14,共4页
静态时序分析主要依赖于时序模型和时序约束,是数字芯片时序验证的重要方法,其中时序约束是用来描述设计人员对时序的要求,如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期,更快更好地完成静态时序分析。针对一款数... 静态时序分析主要依赖于时序模型和时序约束,是数字芯片时序验证的重要方法,其中时序约束是用来描述设计人员对时序的要求,如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期,更快更好地完成静态时序分析。针对一款数据存储SoC芯片中的多时钟域异步设计要求,以及如何正确处理时序约束存在的问题,提出一种多分组异步时钟的全芯片时序约束,采用虚假路径、多时钟域分组、禁用单个寄存器多时钟分析设置等方法修复和优化设计规则、建立时间和保持时间违例,解决SoC存储芯片静态时序分析中的时序问题,保证所有时序路径正常满足时序逻辑功能要求,完成时序收敛,达到签核标准。 展开更多
关键词 静态时序分析 时序约束 soc芯片 时序收敛
下载PDF
基于轻量级分组密码算法的SoC安全存储器设计
12
作者 刘伟 曾祥义 肖昊 《电子科技》 2023年第9期15-20,共6页
针对嵌入式片上系统的RAM(Random Access Memory)、Flash存储器面临的安全风险,文中概述了针对传统SoC(System on Chip)芯片存储器的物理攻击,并提出一种支持加密算法的存储器控制器。使用轻量级分组密码算法LBlock-s,通过密码学安全分... 针对嵌入式片上系统的RAM(Random Access Memory)、Flash存储器面临的安全风险,文中概述了针对传统SoC(System on Chip)芯片存储器的物理攻击,并提出一种支持加密算法的存储器控制器。使用轻量级分组密码算法LBlock-s,通过密码学安全分析证明了该算法具有较好的抵抗差分分析的能力。相对于传统分组密码算法AES(Advanced Encryption Standard),文中所提方法在保证安全性的前提下减少了硬件资源开销,适用于各种资源受限的安全SoC芯片。为提高数据的吞吐率,将算法的硬件结构进行展开,使标准的32轮加/解密耗时1个时钟周期。该方案在不耗费较多硬件资源和加密延时的前提下,保证了存储器的数据即使被攻击者获取也无法解析出敏感数据,有效避免了安全芯片遭受物理攻击。 展开更多
关键词 安全存储器 安全soc芯片 信息安全 数据加密 轻量级分组密码 差分分析 物理攻击 吞吐率
下载PDF
基于ARM的无线SoC设计
13
作者 郑代德 邱培涛 +2 位作者 许绍聪 尤德安 谢家兴 《信息与电脑》 2023年第6期219-222,共4页
无线片上系统(System on Chip,SoC)已成为物联网产业发展的基础,在现代信息社会中占有越来越重要的地位。但由于通信算法的复杂化、通信协议的多样化,对无线通信设备的要求也在提高。针对此问题,使用Arm®Cortex™-M0处理器设计无线S... 无线片上系统(System on Chip,SoC)已成为物联网产业发展的基础,在现代信息社会中占有越来越重要的地位。但由于通信算法的复杂化、通信协议的多样化,对无线通信设备的要求也在提高。针对此问题,使用Arm®Cortex™-M0处理器设计无线SoC,使用先进高性能总线(Advanced High-performance Bus,AHB)与先进外围总线(Advanced Peripheral Bus,APB)连接外设,Msi001芯片采集FM信号后通过解调算法得出解调信号,利用接收信号的强度指示(Received Signal Strength Indicator,RSSI)模块实现FM电台收发和自动搜台,结合液晶显示器(Liquid Crystal Display,LCD)屏、矩阵键盘、数码管等模块实现人机交互,相比传统无线通信设备有更好的音质和更快的响应速度。 展开更多
关键词 RISC微处理器(ARM) 片上系统(soc) 软件无线电
下载PDF
SoC芯片过流保护的设计
14
作者 赵琮 苗书立 陈力 《集成电路应用》 2023年第4期14-15,共2页
阐述一种易于集成到计量SoC芯片中的过流保护方法,以替代传统的热磁式保护,从而提高智能微型断路器解决方案的集成度和可靠性。
关键词 soc芯片 过流保护 微型断路器
下载PDF
低频段无线自动抄表SoC芯片的设计
15
作者 赵琮 苗书立 陈力 《集成电路应用》 2023年第4期6-7,共2页
阐述低频段(Sub-GHz)无线组网的自动抄表技术,其核心芯片对接收灵敏度、功耗和成本提出了较高的要求,探讨高性能无线Sub-GHz SoC芯片的核心技术设计。
关键词 soc芯片 低频段 自动抄表
下载PDF
应用混合游程编码的SOC测试数据压缩方法 被引量:20
16
作者 方建平 郝跃 +1 位作者 刘红侠 李康 《电子学报》 EI CAS CSCD 北大核心 2005年第11期1973-1977,共5页
本文提出了一种有效的基于游程编码的测试数据压缩/解压缩的算法:混合游程编码,它具有压缩率高和相应解码电路硬件开销小的突出特点.另外,由于编码算法的压缩率和测试数据中不确定位的填充策略有很大的关系,所以为了进一步提高测试压缩... 本文提出了一种有效的基于游程编码的测试数据压缩/解压缩的算法:混合游程编码,它具有压缩率高和相应解码电路硬件开销小的突出特点.另外,由于编码算法的压缩率和测试数据中不确定位的填充策略有很大的关系,所以为了进一步提高测试压缩编码效率,本文还提出一种不确定位的迭代排序填充算法.理论分析和对部分IS-CAS 89 benchmark电路的实验结果证明了混合游程编码和迭代排序填充算法的有效性. 展开更多
关键词 测试数据压缩 不确定位填充 system-on-a chip(soc)测试 混合游程编码
下载PDF
一种基于层次平台的SoC系统设计方法 被引量:9
17
作者 熊志辉 李思昆 +2 位作者 陈吉华 王海力 边计年 《电子学报》 EI CAS CSCD 北大核心 2004年第11期1815-1819,共5页
本文提出基于层次平台的SoC系统设计方法Hi PBD ,将SoC系统设计分为系统模型层、虚部件层和实部件层 ,达到系统设计中功能与结构分离、计算与通信分离的目的 .Hi PBD通过设计规划与虚 实综合完成 3个设计层次之间的 2次映射 .该方法不... 本文提出基于层次平台的SoC系统设计方法Hi PBD ,将SoC系统设计分为系统模型层、虚部件层和实部件层 ,达到系统设计中功能与结构分离、计算与通信分离的目的 .Hi PBD通过设计规划与虚 实综合完成 3个设计层次之间的 2次映射 .该方法不仅重用 3个层次的设计模板 ,而且重用设计层次间 2次映射的结果 ,提高了重用效率 .此外 ,Hi PBD方法支持在 3个层次修改相应设计模板以增强设计灵活性 ,采用性能约束传播机制确保最终设计目标满足性能要求 .实验表明 ,Hi PBD方法可提高SoC系统级设计效率 30 % 4 0 % ,平台模板重用率达到 75 % 90 % . 展开更多
关键词 系统芯片 基于平台的设计 虚拟设计 IP重用 系统重用
下载PDF
基于SOC的输液滴速监视器设计 被引量:10
18
作者 白凤娥 常晓明 张新日 《计算机工程》 EI CAS CSCD 北大核心 2005年第14期202-204,共3页
目前临床主要由人工统计输液速度,迫切需要简便且实用的监测装置。通过电极针将输液液滴转换成脉冲信号,以C8051F236高速片上系统单片机为核心组成输液滴速监视器,仪器由脉冲检测、键盘、液晶显示、操作指示和声光报警等单元组成。经试... 目前临床主要由人工统计输液速度,迫切需要简便且实用的监测装置。通过电极针将输液液滴转换成脉冲信号,以C8051F236高速片上系统单片机为核心组成输液滴速监视器,仪器由脉冲检测、键盘、液晶显示、操作指示和声光报警等单元组成。经试验其计数准确、运行可靠,且成本低、体积小、功耗少、操作方便。 展开更多
关键词 输液滴速 监视器 高速片上系统 电极针
下载PDF
ARM微处理器体系结构及其嵌入式SOC 被引量:23
19
作者 蒋亚群 张春元 《计算机工程》 CAS CSCD 北大核心 2002年第11期4-6,共3页
嵌入式微处理器是体系结构研究领域的一个热点。文章从微处理器设计者的角度出发,对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨,简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。
关键词 ARM 微处理器 体系结构 嵌入式微处理器 soc
下载PDF
SoC自动化验证方法的研究与实现 被引量:5
20
作者 段青亚 黄士坦 +2 位作者 靳荣利 张莎莎 苗硕 《吉林大学学报(信息科学版)》 CAS 2010年第3期231-237,共7页
为解决SoC(System-on-Chip)验证覆盖率和工作量问题,基于可重用思想、采用事务验证模型、随机激励生成的方法,建立了一个层次化的具有自主知识产权的自动化功能验证系统(LSAVS:LiShan Automatic Verification System)。采用该验证系统后... 为解决SoC(System-on-Chip)验证覆盖率和工作量问题,基于可重用思想、采用事务验证模型、随机激励生成的方法,建立了一个层次化的具有自主知识产权的自动化功能验证系统(LSAVS:LiShan Automatic Verification System)。采用该验证系统后,SoC验证工程师开发测试向量的工作量由使用传统验证方法的60%降低到10%,同时保证了功能验证100%的覆盖率,达到快速高覆盖率的验证目的。 展开更多
关键词 soc验证 事务验证模型 soc自动化功能验证系统 测试覆盖率
下载PDF
上一页 1 2 24 下一页 到第
使用帮助 返回顶部