期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
Signal processing circuit of laser gyro based on FPGA and DSP
1
作者 张永瑞 苏树清 +1 位作者 冉自博 刘红雨 《Journal of Measurement Science and Instrumentation》 CAS 2013年第2期158-162,共5页
This is a paper about laser gyro sign a l processing circuit which is designed based on field-programmable gate array(FPGA) and digital signal processor(DSP).Through a pre-amplifier circuit,FPGA and DSP,a weak current... This is a paper about laser gyro sign a l processing circuit which is designed based on field-programmable gate array(FPGA) and digital signal processor(DSP).Through a pre-amplifier circuit,FPGA and DSP,a weak current signal is converted and transferred,then sent to the computer to display the final results.Through the laser gyro performance te sting,the obtained results coincide with those of the existing methods.Thus th e d esigned circuit realizes the function of laser gyro signal processing. 展开更多
关键词 laser gyro signal processing field-programmable gate array (FPGA) digital signal processor (DSP) finite impulse response (FIR) filter
下载PDF
Application of FPGA in Process Tomography Systems
2
作者 Ling En Hong Yusri Bin Md. Yunos 《Engineering(科研)》 2020年第10期790-809,共20页
This paper will provide some insights on the application of Field Programmable Gate Array (FPGA) in process tomography. The focus of this paper will be to investigate the performance of the technology with respect to ... This paper will provide some insights on the application of Field Programmable Gate Array (FPGA) in process tomography. The focus of this paper will be to investigate the performance of the technology with respect to various tomography systems and comparison to other similar technologies including the Application Specific Integrated Circuit (ASIC), Graphics Processing Unit (GPU) and the microcontroller. Fundamentally, the FPGA is primarily used in the Data Acquisition System (DAQ) due to its better performance and better trade-off as compared to competitor technologies. However, the drawback of using FPGA is that it is relatively more expensive. 展开更多
关键词 Data Acquisition System (DAQ) Field Programmable gate array (FPGA) Application Specific Integrated Circuit (ASIC) Graphics processing unit (GPU) MICROCONTROLLER
下载PDF
基于FPGA的核级安全显示装置研究
3
作者 朱怀宇 冯雪 《自动化仪表》 CAS 2023年第S01期255-258,共4页
核级安全显示装置(SVDU)是核电站保护系统的重要组成部分。针对工业控制计算机的SVDU存在独立验证与确认工作量大、可验证性差、测试难、安全性和可靠性不能充分验证、体积大、功耗高等问题,提出了以现场可编程门阵列(FPGA)为核心、摆... 核级安全显示装置(SVDU)是核电站保护系统的重要组成部分。针对工业控制计算机的SVDU存在独立验证与确认工作量大、可验证性差、测试难、安全性和可靠性不能充分验证、体积大、功耗高等问题,提出了以现场可编程门阵列(FPGA)为核心、摆脱中央处理器(CPU)和操作系统的SVDU。主要从SVDU所必需的外部接口、数据存储量和带宽、人机交互、软件可验证性等方面进行研究。装置的硬件精简;软件从底层驱动到上层应用全部自主开发,代码全部为明码。研究结果表明,基于FPGA的核级SVDU体积小、功耗低、可完全独立验证,其安全性、可靠性大大提高,硬件成本和独立验证与确认成本大幅降低。基于FPGA的SVDU在显控领域提供了新的技术路线,在核电领域已成功应用,并可向其他高安全、高可靠领域推广。 展开更多
关键词 核级安全显示装置 现场可编程门阵列 组态 显示 界面 中央处理器
下载PDF
激光靶海量通道信号模块化并行采集系统设计 被引量:16
4
作者 何凯平 徐达 +1 位作者 熊伟 李华 《激光技术》 CAS CSCD 北大核心 2016年第6期810-813,共4页
为了解决测试弹幕武器弹着点激光靶信号通道过多的难题,提出了模块化的系统组成以及基于现场可编程门阵列加中央处理器的并行数据采集方案,分析了被测弹丸飞行参量及数据采集和存储速度要求,给出了平行阵列激光靶的坐标定位原理,设计了... 为了解决测试弹幕武器弹着点激光靶信号通道过多的难题,提出了模块化的系统组成以及基于现场可编程门阵列加中央处理器的并行数据采集方案,分析了被测弹丸飞行参量及数据采集和存储速度要求,给出了平行阵列激光靶的坐标定位原理,设计了结构简单、可靠性高的光电检测电路,推导了电路灵敏度调整方法,并进行了数据采集实验验证。结果表明,该系统易安装调试、工作可靠性高,采集和存储速度满足弹幕武器密集度测试需要。 展开更多
关键词 测量与计量 并行信号采集 现场可编程门阵列+中央处理器 光电检测电路 激光光幕靶
下载PDF
FinFET/GAAFET纳电子学与人工智能芯片的新进展 被引量:3
5
作者 赵正平 《微纳电子技术》 CAS 北大核心 2022年第3期195-209,共15页
集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新... 集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展。在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成电路的发展现状,包含Intel的IDM模式、三星和台积电的代工模式3种技术路线,及其覆盖了22、14、10、7和5 nm集成电路纳电子学的5代技术各自的创新特点,以及未来3和2 nm技术节点GAAFET的各种创新结构的前瞻性技术研究。摩尔定律的继续发展将以Si基FinFET和GAAFET的技术发展为主。在AI芯片领域,综述并分析了数字AI芯片和模拟AI芯片的发展现状,包含神经网络云端和边缘计算应用的处理器(图像处理器(GPU)、张量处理器(TPU)和中央处理器(CPU))、加速器和神经网络处理器(NPU)等的计算架构的创新,各种神经网络算法和计算架构结合的创新,以及基于存储中计算新模式的静态随机存取存储器(SRAM)和电阻式随机存取存储器(RARAM)的创新。人工智能芯片的创新发展可弥补后摩尔时代集成电路随晶体管密度上升而计算能力增长缓慢的不足。 展开更多
关键词 鳍式场效应晶体管(FinFET) 环绕栅场效应晶体管(GAAFET) 互补场效应晶体管(CFET) 人工智能(AI)芯片 图像处理器(GPU) 张量处理器(TPU) 神经网络处理器(NPU) 存储中计算 静态随机存取存储器(SRAM) 电阻式随机存取存储器(RARAM)
原文传递
FinFET/GAAFET纳电子学与人工智能芯片的新进展(续) 被引量:2
6
作者 赵正平 《微纳电子技术》 CAS 北大核心 2022年第4期293-305,共13页
集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新... 集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展。在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成电路的发展现状,包含Intel的IDM模式、三星和台积电的代工模式3种技术路线,及其覆盖了22、14、10、7和5 nm集成电路纳电子学的5代技术各自的创新特点,以及未来3和2 nm技术节点GAAFET的各种创新结构的前瞻性技术研究。摩尔定律的继续发展将以Si基FinFET和GAAFET的技术发展为主。在AI芯片领域,综述并分析了数字AI芯片和模拟AI芯片的发展现状,包含神经网络云端和边缘计算应用的处理器(图像处理器(GPU)、张量处理器(TPU)和中央处理器(CPU))、加速器和神经网络处理器(NPU)等的计算架构的创新,各种神经网络算法和计算架构结合的创新,以及基于存储中计算新模式的静态随机存取存储器(SRAM)和电阻式随机存取存储器(RARAM)的创新。人工智能芯片的创新发展可弥补后摩尔时代集成电路随晶体管密度上升而计算能力增长缓慢的不足。 展开更多
关键词 鳍式场效应晶体管(FinFET) 环绕栅场效应晶体管(GAAFET) 互补场效应晶体管(CFET) 人工智能(AI)芯片 图像处理器(GPU) 张量处理器(TPU) 神经网络处理器(NPU) 存储中计算 静态随机存取存储器(SRAM) 电阻式随机存取存储器(RARAM)
原文传递
基于机器视觉的坯布疵点实时自动检测平台 被引量:6
7
作者 李冠志 万贤福 +2 位作者 汪军 李立轻 陈霞 《东华大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第1期11-16,共6页
为了克服人工检测坯布疵点过程中存在的低效率、高误检率、高漏检率等问题,设计并实现了一款能兼顾实时性和准确性要求的坯布自动检测平台.该平台包括织物传动系统、光源和成像系统、图像采集与处理系统、人机交互系统4个组成部分.在详... 为了克服人工检测坯布疵点过程中存在的低效率、高误检率、高漏检率等问题,设计并实现了一款能兼顾实时性和准确性要求的坯布自动检测平台.该平台包括织物传动系统、光源和成像系统、图像采集与处理系统、人机交互系统4个组成部分.在详细阐述了图像采集与处理系统的设计之后,结合AR谱算法对坯布自动检测平台进行了相关调试和试验验证,结果表明该平台已实现了预期的研发要求. 展开更多
关键词 机器视觉 自动验布 疵点检测 数字信号处理(DSP) 现场可编程门阵列(FPGA) digital SIGNAL processing(DSP) field-programmable gate array(FPGA)
下载PDF
优化信号处理性能的32位双核RISC微处理器设计
8
作者 焦义文 陈源 王元钦 《计算机应用》 CSCD 北大核心 2010年第12期260-262,共3页
提出了一种适合数字信号处理的32位双核RISC微处理器设计方案。通过分析流水线级数对处理性能的影响,给出了易于实现、功能便于扩充的流水线深度及系统结构设计方案,再配合扩充正余弦值查找表、浮点数运算器和增加核的个数等方法有效地... 提出了一种适合数字信号处理的32位双核RISC微处理器设计方案。通过分析流水线级数对处理性能的影响,给出了易于实现、功能便于扩充的流水线深度及系统结构设计方案,再配合扩充正余弦值查找表、浮点数运算器和增加核的个数等方法有效地提高了处理器数字信号处理能力。采用低成本的现场可编程门阵列(FPGA)进行性能验证,结果表明:对于4点快速傅里叶变换(FFT)浮点运算效能提高40.14%,对于1024点FFT浮点运算效能提高49.59%。 展开更多
关键词 CPU设计 流水线 现场可编程门阵列 多核 查找表
下载PDF
动车组牵引传动系统硬件在环仿真研究 被引量:2
9
作者 赵雷廷 赵震 +1 位作者 蒋威 李醒华 《机车电传动》 北大核心 2018年第5期46-52,共7页
牵引控制单元(TCU)性能优劣直接影响动车组牵引传动系统的稳定性、动态响应及调速范围。为实现TCU优化设计、全面验证,针对牵引传动系统整车硬件在环(HIL)仿真进行研究。结合混合逻辑动态MLD模型算法及反射内存技术,根据主电路拓扑结构... 牵引控制单元(TCU)性能优劣直接影响动车组牵引传动系统的稳定性、动态响应及调速范围。为实现TCU优化设计、全面验证,针对牵引传动系统整车硬件在环(HIL)仿真进行研究。结合混合逻辑动态MLD模型算法及反射内存技术,根据主电路拓扑结构,选择合理离散化方法,建立牵引变压器、四象限整流器、牵引/辅助逆变器、异步电机以及整车动力学等模型。考虑对仿真步长的不同需求,将上述各模型分别运行于中央处理单元或现场可编程门阵列FPGA之中。最后,通过4动4拖动车组HIL仿真结果与实际动车组试验结果的对比,验证所研究内容的正确性和有效性。 展开更多
关键词 牵引控制单元 硬件在环 混合逻辑动态模型 中央处理单元 现场可编程门阵列
原文传递
Optimized parallel architecture of evolutionary neural network for mass spectrometry data processing
10
作者 Amin Jarrah Bashar Haddad +1 位作者 Mohammad A.Al-Jarrah Muhammad Bassam Obeidat 《International Journal of Modeling, Simulation, and Scientific Computing》 EI 2017年第1期231-257,共27页
Evolutionary neural network(ENN)shows high performance in function optimization and in finding approximately global optima from searching large and complex spaces.It is one of the most efficient and adaptive optimizat... Evolutionary neural network(ENN)shows high performance in function optimization and in finding approximately global optima from searching large and complex spaces.It is one of the most efficient and adaptive optimization techniques used widely to provide candidate solutions that lead to the fitness of the problem.ENN has the extraordinary ability to search the global and learning the approximate optimal solution regardless of the gradient information of the error functions.However,ENN requires high computation and processing which requires parallel processing platforms such as field programmable gate arrays(FPGAs)and graphic processing units(GPUs)to achieve a good performance.This work involves different new implementations of ENN by exploring and adopting different techniques and opportunities for parallel processing.Different versions of ENN algorithm have also been implemented and parallelized on FPGAs platform for low latency by exploiting the parallelism and pipelining approaches.Real data form mass spectrometry data(MSD)application was tested to examine and verify our implementations.This is a very important and extensive computation application which needs to search and find the optimal features(peaks)in MSD in order to distinguish cancer patients from control patients.ENN algorithm is also implemented and parallelized on single core and GPU platforms for comparison purposes.The computation time of our optimized algorithm on FPGA and GPU has been improved by a factor of 6.75 and 6,respectively. 展开更多
关键词 Genetic algorithm neural networks evolutionary neural network fieldprogrammable gate array(FPGA) graphic processing unit(GPU) parallel architecture optimization techniques
原文传递
Single-particle 3D reconstruction on specialized stream architecture and comparison with GPGPUs
11
作者 段勃 Wang Wendi +1 位作者 Tan Guangming Meng Dan 《High Technology Letters》 EI CAS 2014年第4期333-345,共13页
The wide acceptance and data deluge in medical imaging processing require faster and more efficient systems to be built.Due to the advances in heterogeneous architectures recently,there has been a resurgence in the fi... The wide acceptance and data deluge in medical imaging processing require faster and more efficient systems to be built.Due to the advances in heterogeneous architectures recently,there has been a resurgence in the first research aimed at FPGA-based as well as GPGPU-based accelerator design.This paper quantitatively analyzes the workload,computational intensity and memory performance of a single-particle 3D reconstruction application,called EMAN,and parallelizes it on CUDA GPGPU architectures and decouples the memory operations from the computing flow and orchestrates the thread-data mapping to reduce the overhead of off-chip memory operations.Then it exploits the trend towards FPGA-based accelerator design,which is achieved by offloading computingintensive kernels to dedicated hardware modules.Furthermore,a customized memory subsystem is also designed to facilitate the decoupling and optimization of computing dominated data access patterns.This paper evaluates the proposed accelerator design strategies by comparing it with a parallelized program on a 4-cores CPU.The CUDA version on a GTX480 shows a speedup of about 6 times.The performance of the stream architecture implemented on a Xilinx Virtex LX330 FPGA is justified by the reported speedup of 2.54 times.Meanwhile,measured in terms of power efficiency,the FPGA-based accelerator outperforms a 4-cores CPU and a GTX480 by 7.3 times and 3.4 times,respectively. 展开更多
关键词 Stream architecture general purpose graphic processing unit GPGPU) field programmable gate array (FPGA) CRYO-EM
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部