期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
线型数据通道高层综合的运算单元优化分配算法
1
作者 欧钢 雍少为 王飞雪 《国防科技大学学报》 EI CAS CSCD 北大核心 2003年第1期56-60,共5页
运算单元分配是高层综合的关键算法之一。采用了一种面向数字信号处理应用、规则的线型数据通道模型,其中心思想是全局互联的最小化。以最小着色算法构造的一个初始分配为起点,采用随机进化算法对其进行迭代改善,以减小数据寄存器数和... 运算单元分配是高层综合的关键算法之一。采用了一种面向数字信号处理应用、规则的线型数据通道模型,其中心思想是全局互联的最小化。以最小着色算法构造的一个初始分配为起点,采用随机进化算法对其进行迭代改善,以减小数据寄存器数和运算单元之间的数据交换。最后还给出了典型实例的实验结果。 展开更多
关键词 高层综合 组合优化 运算单元优化分配算法 线型数据通道 数字信号处理
下载PDF
高层次综合与布图规划相结合的方法与技术 被引量:1
2
作者 王云峰 刘志鹏 边计年 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第9期1438-1445,共8页
介绍了高层次综合与布图规划相结合的基本方法与技术及其研究进展.该方法主要解决集成电路制造工艺的持续发展给集成电路电路设计所带来的2个问题:集成电路本身的集成复杂度使得集成电路的设计工作必须向更高的抽象层次前进;集成电路特... 介绍了高层次综合与布图规划相结合的基本方法与技术及其研究进展.该方法主要解决集成电路制造工艺的持续发展给集成电路电路设计所带来的2个问题:集成电路本身的集成复杂度使得集成电路的设计工作必须向更高的抽象层次前进;集成电路特征尺寸的缩小导致物理寄生效应已经在电路的时延、功耗等指标上成为主导因素,这要求在更高的抽象层次关注物理参数的影响.对本领域有代表性的算法进行了系统的描述,并且对这些算法的基本思路进行了分析和总结. 展开更多
关键词 电子设计自动化 高层次综合 布图规划 互连线时延 低功耗
下载PDF
高层次综合和布图规划相结合的解空间分析
3
作者 王云峰 边计年 +1 位作者 周强 洪先龙 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第10期1478-1483,共6页
针对高层次综合和布图规划互为输入/输出导致的不收敛问题,通过在高层次综合和布图规划的表示法中间构造一座“桥梁”,用一个统一的表示法表示高层次综合和布图规划相结合的搜索空间;在此基础上,对模拟退火算法在该空间上的搜索收敛性... 针对高层次综合和布图规划互为输入/输出导致的不收敛问题,通过在高层次综合和布图规划的表示法中间构造一座“桥梁”,用一个统一的表示法表示高层次综合和布图规划相结合的搜索空间;在此基础上,对模拟退火算法在该空间上的搜索收敛性进行了分析. 展开更多
关键词 高层次综合和布图规划相结合 表示法 模拟退火 收敛性分析
下载PDF
基于Catapult C工具递归型滤波器设计和算法优化 被引量:1
4
作者 叶海雄 陶宁蓉 王世明 《电子设计工程》 2017年第22期10-14,共5页
使用高层次综合方法设计超大规模集成电路是一项前瞻性的工作。其设计理念旨在保证电路性能的前提下,缩短电路开发周期,让产品更早投入到市场。然而针对高层次综合工具面对算法转换时编译能力存在局限的问题,本文以信号处理中递归型滤... 使用高层次综合方法设计超大规模集成电路是一项前瞻性的工作。其设计理念旨在保证电路性能的前提下,缩短电路开发周期,让产品更早投入到市场。然而针对高层次综合工具面对算法转换时编译能力存在局限的问题,本文以信号处理中递归型滤波器为例,针对滤波器功耗的问题,通过分析滤波算法转换以及评估高层次综合工具对滤波器的影响。实验结果表明,采用算法转换及优化的方法,能使电路面积减少58%,能耗降低25%,达到低碳化、节能环保的电路设计要求。 展开更多
关键词 高层次综合 集成电路 信号处理 递归型滤波器 面积 能耗
下载PDF
高层次数据流低功耗综合
5
作者 王冠军 马光胜 李光顺 《吉林大学学报(工学版)》 EI CAS CSCD 北大核心 2009年第5期1331-1336,共6页
在基于Horner展开的基础上给出了高层次数据流低功耗综合方法。对电路的函数描述进行转换,得到最终的多项式形式,并应用Horner展开。根据Horner展开的结果对数据流进行调度、分配、绑定。在综合的过程中考虑绑定和布局对电路实现的互连... 在基于Horner展开的基础上给出了高层次数据流低功耗综合方法。对电路的函数描述进行转换,得到最终的多项式形式,并应用Horner展开。根据Horner展开的结果对数据流进行调度、分配、绑定。在综合的过程中考虑绑定和布局对电路实现的互连线长度的影响。通过减少互连线的长度,进而减少电路的功耗。该方法可以在满足电路设计性能和面积的前提下,得到较优的电路设计结果。实验结果表明,该方法比一般综合方法减少功耗约20%,说明了其有效性。 展开更多
关键词 计算机应用 低功耗 数据流综合 霍恩形式 高级综合 布图规划
下载PDF
FIDER: A Force-Balance-Based Interconnect Delay Driven Re-Synthesis Algorithm for Data-Path Optimization After Floorplan
6
作者 王云峰 边计年 +2 位作者 洪先龙 周强 吴强 《Tsinghua Science and Technology》 SCIE EI CAS 2007年第1期63-69,共7页
As the feature size of integrated circuits is reduced to the deep sub-micron level or the nanometer level, the interconnect delay is becoming more and more important in determining the total delay of a circuit. Re-syn... As the feature size of integrated circuits is reduced to the deep sub-micron level or the nanometer level, the interconnect delay is becoming more and more important in determining the total delay of a circuit. Re-synthesis after floorplan is expected to be very helpful for reducing the interconnect delay of a circuit. In this paper, a force-balance-based re-synthesis algorithm for interconnect delay optimization after floorplan is proposed. The algorithm optimizes the interconnect delay by changing the operation scheduling and the functional unit allocation and binding. With this method the number and positions of all functional units are not changed, but some operations are allocated or bound to different units. Preliminary experimental results show that the interconnect wire delays are reduced efficiently without destroying the floorplan performance. 展开更多
关键词 high-level synthesis floorplan interconnect delay re-synthesis reschedule REALLOCATION
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部