使用局部建模的微处理器测试程序自动生成方法 被引量：3

1

作者 张良 易江芳 +2 位作者 佟冬 程旭 王克义 《电子学报》 EI CAS CSCD 北大核心 2011年第7期1639-1644,共6页

模拟仿真方法是当前微处理器功能验证的主要方法,然而在验证工作后期需要耗费大量的时间来检验余下复杂的功能点,验证收敛速度缓慢.针对该问题,本文在覆盖率增长缓慢时,引入结合模型检验引擎的测试程序生成方法.该方法首先采用局部建模... 模拟仿真方法是当前微处理器功能验证的主要方法,然而在验证工作后期需要耗费大量的时间来检验余下复杂的功能点,验证收敛速度缓慢.针对该问题,本文在覆盖率增长缓慢时,引入结合模型检验引擎的测试程序生成方法.该方法首先采用局部建模策略为处理器构建抽象设计模型,然后使用模型检验引擎读入该模型并产生测试生成指导规则,最后,随机测试生成器依据指导规则产生大量测试程序作为模拟器输入,完成功能验证工作.以北大众志UniCore32定点处理器核的功能验证为例评估本文方法,结果表明,使用该方法可以快速完成对未覆盖功能点的验证,加速验证收敛. 展开更多

关键词 功能验证 模型检验 局部建模 测试程序生成

下载PDF 职称材料

基于新型脉动阵列的RSA密码处理器 被引量：2

2

作者 刘强 马芳珍 +1 位作者 佟冬 程旭 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2005年第3期495-500,共6页

应用于RSA密码系统的蒙哥马利模乘法算法,在专用集成电路实现时可以采用脉动阵列结构。长比特(10 2 4位以上)数据的全局信号传输和乘法器的动态分割问题,对于RSA密码处理器的速度提高是非常重要的因素。作者提出一种基于模块的全局信号... 应用于RSA密码系统的蒙哥马利模乘法算法,在专用集成电路实现时可以采用脉动阵列结构。长比特(10 2 4位以上)数据的全局信号传输和乘法器的动态分割问题,对于RSA密码处理器的速度提高是非常重要的因素。作者提出一种基于模块的全局信号广播策略,减少全局信号的影响:通过采用流水化的总线传送全局数据;通过移位寄存器传送控制信号以及用于连续的乘法的中间结果。除了全局时钟之外的信号都被限定在一个模块内部或者相邻的2个模块之间。中国剩余定理(CRT)的采用,将解密速度提高了近4倍,作者提出一种冗余结构,使得在采用CRT时乘法器可以有效的进行动态分割。 展开更多

关键词 RSA密码处理器 蒙哥马利模乘法器 模乘幂运算器 公钥基础设施 超大规模集成电路 脉动阵列 深亚微米技术 中国剩余定理

下载PDF 职称材料

一种高能效的面向单发射按序处理器的预执行机制 被引量：2

3

作者 王箫音 佟冬 +2 位作者 党向磊 冯毅 程旭 《电子学报》 EI CAS CSCD 北大核心 2011年第2期458-463,共6页

按序处理器凭借其在低成本、低功耗和高可扩展能力等方面的优势,越来越多地应用于多核处理器中.为进一步满足单线程程序的性能需求,有效提升按序处理器的访存性能至关重要.本文面向典型的单发射按序处理器提出一种高能效的预执行机制,... 按序处理器凭借其在低成本、低功耗和高可扩展能力等方面的优势,越来越多地应用于多核处理器中.为进一步满足单线程程序的性能需求,有效提升按序处理器的访存性能至关重要.本文面向典型的单发射按序处理器提出一种高能效的预执行机制,充分利用预执行过程中的有效访存结果与计算结果加速程序的执行.为达到高能效的目标,一方面,本文提出基于收益预测的预执行动态调整策略,该策略采用三种收益预测方法来识别并避免无收益的预执行阶段.另一方面,本文采用基于信心估计的转移预测机制对预执行期间无法及时判定的转移指令进行优化.实验结果表明,在平均情况下,本文方法将基础处理器的性能提升24.14%,而能耗仅增加4.31%.与已有的两种预执行方法相比,本文方法在获取可比的性能优化效果的同时,能耗开销分别降低7.72%和10.72%,从而使能效性分别提高10.3%和11.39%. 展开更多

关键词 单发射按序处理器 预执行 访存延时包容

下载PDF 职称材料

一种基于值预测和指令复用的按序处理器预执行机制 被引量：1

4

作者 党向磊 王箫音 +3 位作者 佟冬 陆俊林 易江芳 王克义 《电子学报》 EI CAS CSCD 北大核心 2011年第12期2880-2883,共4页

为提高按序处理器的性能和能效性,本文提出一种基于值预测和指令复用的预执行机制(PVPIR).与传统预执行方法相比,PVPIR在预执行过程中能够预测失效Load指令的读数据并使用预测值执行与该Load指令数据相关的后续指令,从而对其中的长延时... 为提高按序处理器的性能和能效性,本文提出一种基于值预测和指令复用的预执行机制(PVPIR).与传统预执行方法相比,PVPIR在预执行过程中能够预测失效Load指令的读数据并使用预测值执行与该Load指令数据相关的后续指令,从而对其中的长延时缓存失效提前发起存储访问以提高处理器性能.在退出预执行后,PVPIR通过复用有效的预执行结果来避免重复执行已正确完成的指令,以降低预执行的能耗开销.PVPIR实现了一种结合跨距(Stride)预测和AVD(Address-Value Delta)预测的值预测器,只记录发生过长延时缓存失效的Load指令信息,从而以较小的硬件开销取得较好的值预测效果.实验结果表明,与Runahead-AVD和iEA方法相比,PVPIR将性能分别提升7.5%和9.2%,能耗分别降低11.3%和4.9%,从而使能效性分别提高17.5%和12.9%. 展开更多

关键词 预执行 值预测 指令复用 访存延时包容

下载PDF 职称材料

面向按序执行处理器的预执行指导的数据预取方法 被引量：1

5

作者 党向磊 王箫音 +3 位作者 佟冬 陆俊林 程旭 王克义 《电子学报》 EI CAS CSCD 北大核心 2012年第11期2145-2151,共7页

为提高按序执行处理器的访存性能,本文提出一种预执行指导的数据预取方法(PEDP).PEDP利用跨距预取器对规则的访存模式进行预取,并在发生L2 Cache失效后通过预执行后续指令对不规则的访存模式进行精确的预取,从而结合两者的优势提高预取... 为提高按序执行处理器的访存性能,本文提出一种预执行指导的数据预取方法(PEDP).PEDP利用跨距预取器对规则的访存模式进行预取,并在发生L2 Cache失效后通过预执行后续指令对不规则的访存模式进行精确的预取,从而结合两者的优势提高预取覆盖率.同时,PEDP利用预执行过程中提前捕获的真实访存信息指导跨距预取器的预取过程.在预执行的指导下,跨距预取器可以对预执行能够产生的符合跨距访存模式的地址更早地发起预取请求,从而改善预取及时性.此外,为进一步优化上述指导过程,PEDP使用更新过滤器有效去除指导过程中对跨距预取器的有害更新,从而提高预取准确率.实验结果表明,在平均情况下,PEDP将基准处理器的性能提升33.0%.与跨距预取和预执行各自单独使用相比,PEDP将性能分别提高16.2%和7.3%. 展开更多

关键词 数据预取 预执行 访存延迟包容 按序执行处理器

下载PDF 职称材料

一种新的算法可编程的运动估计协处理器 被引量：1

6

作者 刘锋 庄奕琪 何威 《电路与系统学报》 CSCD 北大核心 2007年第5期126-130,125,共6页

本文针对块匹配运动估计快速搜索算法的要求,设计了一种算法可编程的运动估计及运动补偿协处理器。该协处理器设计采用软硬件协同处理结构。灵活的指令集和高效的硬件并行执行单元相结合,使得该协处理器具备可编程处理器结构及树形结构... 本文针对块匹配运动估计快速搜索算法的要求,设计了一种算法可编程的运动估计及运动补偿协处理器。该协处理器设计采用软硬件协同处理结构。灵活的指令集和高效的硬件并行执行单元相结合,使得该协处理器具备可编程处理器结构及树形结构运动估计VLSI结构的优点,可以兼顾运动估计算法高处理效率和灵活性的要求。设计的协处理器不拘泥于某种快速搜索算法,通过改变内部程序代码,可以实现多种快速运动估计算法,包括TSS、DS、HEXBS、MVFAST、EPZS等,同时具备很强的可扩展性。与同类设计相比,本设计具有高效、灵活、算法可配置的特点,同时设计消耗的硬件资源也大幅减小。 展开更多

关键词 运动估计 运动补偿 可编程并行结构

下载PDF 职称材料

二维DCT图像处理器的低功耗实现 被引量：1

7

作者 刘锋 代国定 庄奕琪 《电路与系统学报》 CSCD 北大核心 2007年第3期102-106,共5页

本文提出了一种基于矩阵向量乘法器的低功耗二维DCT结构,该结构通过最大限度地共享矩阵向量乘法中的乘积因子降低二维DCT中的乘法计算量,实现低功耗计算。此外,该二维DCT设计支持对矩阵向量乘法器的计算精度控制,从而实现对二维DCT处理... 本文提出了一种基于矩阵向量乘法器的低功耗二维DCT结构,该结构通过最大限度地共享矩阵向量乘法中的乘积因子降低二维DCT中的乘法计算量,实现低功耗计算。此外,该二维DCT设计支持对矩阵向量乘法器的计算精度控制,从而实现对二维DCT处理器的低功耗调整。FPGA硬件平台的实际验证结果表明,与传统的基于移位累加乘法器的二维DCT设计相比,本设计可以节省35%以上的功耗。 展开更多

关键词 低功耗 DCT 矩阵向量乘法器

下载PDF 职称材料

一款高吞吐率RSA密码处理器的设计(英文)

8

作者 刘强 马芳珍 +1 位作者 佟冬 程旭 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2005年第5期754-763,共10页

介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击。该RSA处理器在其模乘法器中使用了CSA(... 介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击。该RSA处理器在其模乘法器中使用了CSA(进位保留加法器)结构以避免长进位链,并采用一种新型(4∶2)压缩器结构以减少面积和延迟。提出了信号多重备份的方法,解决信号广播带来的大的负载和线长问题。数据通路的设计采用一种基于多选器的动态重构方法,其模乘法器可以执行一个1024位的模乘幂运算,也可以并行执行2个512位的模乘幂运算,从而支持基于中国剩余定理的加速策略。 展开更多

关键词 RSA密码处理器 蒙哥马利模乘法器 模乘幂器 公钥基础设施 超大规模集成电路 进位保留加法器结构 信号广播 中国剩余定理

下载PDF 职称材料

面向按序执行处理器的预执行机制设计空间探索(英文)

9

作者 王箫音 佟冬 +2 位作者 党向磊 陆俊林 程旭 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2011年第1期35-44,共10页

面向按序执行处理器开展预执行机制的设计空间探索,并对预执行机制的优化效果随Cache容量和访存延时的变化趋势进行了量化分析。实验结果表明,对于按序执行处理器,保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都... 面向按序执行处理器开展预执行机制的设计空间探索,并对预执行机制的优化效果随Cache容量和访存延时的变化趋势进行了量化分析。实验结果表明,对于按序执行处理器,保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能,前者还能够有效地降低能耗开销。将两者相结合使用,在平均情况下将基础处理器的性能提升24.07%,而能耗仅增加4.93%。进一步发现,在Cache容量较大的情况下,预执行仍然能够带来较大幅度的性能提升。并且,随着访存延时的增加,预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著。 展开更多

关键词 按序执行处理器 预执行 访存延时包容

下载PDF 职称材料

一种面向超标量处理器的高能效指令缓存路选择技术 被引量：1

10

作者 谢子超 陆俊林 +2 位作者 佟冬 王箫音 程旭 《电子学报》 EI CAS CSCD 北大核心 2011年第11期2473-2479,共7页

路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入额外的取指延迟,导致整体能效性降低.本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融合技术(Combining Way Selective ... 路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入额外的取指延迟,导致整体能效性降低.本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融合技术(Combining Way Selective Cache,CWS-Cache).基于对路预测和路历史技术适用条件的分析,CWS-Cache在不同的取指场景中选择使用最佳路选择策略,有效降低了指令缓存的取指能耗,并通过缩短非对齐取指组的访问延迟提升处理器性能.实验表明,CWS-Cache将拥有8路组相联指令缓存的基础处理器取指能耗降低了84.98%,性能提升了3.50%.与已有的三种方法相比,CWS-Cache能效性分别提升了15.48%,14.13%和8.76%. 展开更多

关键词 超标量处理器 路预测 路历史

下载PDF 职称材料

UNICORE体系结构中动态转移预测机制的研究与设计 被引量：3

11

作者 朱德新 程旭 慎辉 《电子学报》 EI CAS CSCD 北大核心 2004年第8期1351-1355,共5页

本文采用投合预测器 (Agreepredictor)的设计思想扩展UNICORE体系结构 ,旨在评测转移预测器中各项配置对单发射流水线结构的性能影响 ,为UNICORE体系结构改进提供定量依据 .实验基于系统级模拟器 ,综合转移预测策略和转移目标缓冲器行... 本文采用投合预测器 (Agreepredictor)的设计思想扩展UNICORE体系结构 ,旨在评测转移预测器中各项配置对单发射流水线结构的性能影响 ,为UNICORE体系结构改进提供定量依据 .实验基于系统级模拟器 ,综合转移预测策略和转移目标缓冲器行为进行完整模拟 ,结论对于其它采用单发射流水线结构的微处理器设计具有较好的借鉴意义 . 展开更多

关键词 指令系统体系结构 流水线 转移预测

下载PDF 职称材料

基于北大众志-863 CPU系统芯片的多级TLB性能研究 被引量：1

12

作者 宋传华 程旭 《电子学报》 EI CAS CSCD 北大核心 2005年第2期363-366,共4页

通用微处理器是现代信息产业中的核心技术之一 ,它可以广泛应用到国民经济的方方面面 .本文针对超深亚微米通用微处理器中的多级TLB设计开展研究 .通过踪迹驱动仿真 ,对不同的TLB架构进行了大量的分析比较 ,在分析了失效率、尺寸和设计... 通用微处理器是现代信息产业中的核心技术之一 ,它可以广泛应用到国民经济的方方面面 .本文针对超深亚微米通用微处理器中的多级TLB设计开展研究 .通过踪迹驱动仿真 ,对不同的TLB架构进行了大量的分析比较 ,在分析了失效率、尺寸和设计复杂度等因素后 ,进一步参考北大众志 86 3系统芯片的实际运行技术参数 ,引入到仿真结果中进行了实际性能分析和计算 ,得出了指导性的结论 .对于性能相近的同类微处理器设计也具有较好的借鉴意义 . 展开更多

关键词 存储管理部件 变换旁视缓冲器 微TLB(Translation Lookaside Buffer) 二级TLB 性能评测

下载PDF 职称材料

一款RSA模乘幂运算器的设计与实现 被引量：11

13

作者 刘强 佟冬 程旭 《电子学报》 EI CAS CSCD 北大核心 2005年第5期923-927,共5页

　通讯技术的高速发展需要更高性能的密码处理设备.本文介绍的RSA模乘幂运算器,采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进,提供高速RSA模乘幂运算能力.该RSA运算器在其模乘... 　通讯技术的高速发展需要更高性能的密码处理设备.本文介绍的RSA模乘幂运算器,采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进,提供高速RSA模乘幂运算能力.该RSA运算器在其模乘法器中使用了进位保留加法器结构以避免长进位链.我们提出了信号多重备份的方法,解决大整数运算结构中关键信号广播带来的负载问题. 展开更多

关键词 蒙哥马利算法 模乘法 模乘幂 RSA 公开密钥密码系统

下载PDF 职称材料

保证QoS的片上网络低能耗映射与路由方法 被引量：9

14

作者 林桦 李险峰 +1 位作者 佟冬 程旭 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2008年第4期425-431,共7页

为解决二维mesh片上网络的服务质量和低能耗问题,提出基于最优化搜索的拓扑映射与路由方法Q-LEMR.该方法以降低芯片通信能耗为目标,在保证系统延迟与带宽的服务质量的前提下,自动将给定应用的IP核映射到片上网络结构上,并为通信踪迹定... 为解决二维mesh片上网络的服务质量和低能耗问题,提出基于最优化搜索的拓扑映射与路由方法Q-LEMR.该方法以降低芯片通信能耗为目标,在保证系统延迟与带宽的服务质量的前提下,自动将给定应用的IP核映射到片上网络结构上,并为通信踪迹定制设计确定的、非死锁的最短路径路由;同时通过加速策略使映射和路由的计算在可接受的时间范围内完成.实验结果表明,Q-LEMR较现有工作平均降低通信能耗28.8%,并满足服务质量要求. 展开更多

关键词 片上网络 二维mesh拓扑结构 拓扑映射 路由 服务质量

下载PDF 职称材料

MCS-DMA:一种面向SoC内DMA传输的内存控制器优化设计 被引量：6

15

作者 黄侃 佟冬 +2 位作者 刘洋 杨寿贵 程旭 《电子学报》 EI CAS CSCD 北大核心 2010年第3期598-604,共7页

当前主流片上总线协议——AHB存在访存带宽利用率较低的问题.本文基于SoC内DMA传输较多的特点,提出一种新的优化设计:在内存控制器内部增加MCS-DMA模块,并通过驱动程序将MCS-DMA模块与目标DMA传输绑定.一方面实现数据预取,提升了单个DM... 当前主流片上总线协议——AHB存在访存带宽利用率较低的问题.本文基于SoC内DMA传输较多的特点,提出一种新的优化设计:在内存控制器内部增加MCS-DMA模块,并通过驱动程序将MCS-DMA模块与目标DMA传输绑定.一方面实现数据预取,提升了单个DMA传输时的总线带宽利用率;另一方面使访存请求在内存控制器内部流水化完成,提升多个DMA并发时的总线带宽利用率.将该设计应用到北大众志SKSoC后,单个DMA传输时的总线带宽利用率提升至100%,多个DMA并发时的总线带宽利用率从33.3%提升至85.5%,而芯片的设计面积仅增加2.9%. 展开更多

关键词 系统芯片 内存控制器 直接内存访问

下载PDF 职称材料

面向SoC系统芯片中跨时钟域设计的模型检验方法 被引量：5

16

作者 冯毅 易江芳 +2 位作者 刘丹 佟冬 程旭 《电子学报》 EI CAS CSCD 北大核心 2008年第5期886-892,共7页

传统方法无法在RTL验证阶段全面验证SoC系统芯片中的跨时钟域设计.为解决此问题,本文首先提出描述亚稳态现象的等价电路实现,用以在RTL验证中准确体现亚稳态现象的实际影响;然后使用线性时序逻辑对跨时钟域设计进行设计规范的描述;为缓... 传统方法无法在RTL验证阶段全面验证SoC系统芯片中的跨时钟域设计.为解决此问题,本文首先提出描述亚稳态现象的等价电路实现,用以在RTL验证中准确体现亚稳态现象的实际影响;然后使用线性时序逻辑对跨时钟域设计进行设计规范的描述;为缓解模型检验的空间爆炸问题,进一步针对跨时钟域设计的特点提出基于输入信号的迁移关系分组策略和基于数学归纳的优化策略.实验结果表明本文提出的方法不仅可以在RTL验证阶段有效地发现跨时钟域设计的功能错误,而且可以使验证时间随实验用例中寄存器数量的递增趋势从近似指数级增长减小到近似多项式级增长. 展开更多

关键词 形式化验证 模型检验 跨时钟域设计 线性时序逻辑

下载PDF 职称材料

使用贝叶斯网络的高效模拟矢量生成方法 被引量：7

17

作者 易江芳 佟冬 程旭 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2007年第5期616-621,共6页

以提高验证效率、缩短验证周期为目标,使用贝叶斯网络优化模拟矢量,有效地缩小了用于回归测试的模拟矢量规模.采用信息论中的互信息作为评测准则,在输入变量和分支语句之间建立贝叶斯网络,并使用该网络进行推理和产生新的模拟矢量.实验... 以提高验证效率、缩短验证周期为目标,使用贝叶斯网络优化模拟矢量,有效地缩小了用于回归测试的模拟矢量规模.采用信息论中的互信息作为评测准则,在输入变量和分支语句之间建立贝叶斯网络,并使用该网络进行推理和产生新的模拟矢量.实验结果表明:使用不同推理算法生成的模拟矢量长度大大缩短,平均为原有模拟矢量的1/10左右,其中最高路径覆盖率达到甚至超过了原有样本. 展开更多

关键词 贝叶斯网络 机器学习 路径覆盖率 模拟矢量生成 验证

下载PDF 职称材料

FUPS-DV:用于桌面虚拟化的全时抢占CPU调度算法 被引量：6

18

作者 夏虞斌 杨春 程旭 《电子学报》 EI CAS CSCD 北大核心 2011年第8期1721-1726,共6页

桌面虚拟化通常运行混合负载,且更注重交互式性能,现有的虚拟机调度算法无法很好适应这两个特点.本文提出了一种全时抢占CPU调度算法,通过灰盒技术探测虚拟机内部信息用于辅助虚拟机调度,并结合远程桌面的负载特性进行优化.评测表明,5台... 桌面虚拟化通常运行混合负载,且更注重交互式性能,现有的虚拟机调度算法无法很好适应这两个特点.本文提出了一种全时抢占CPU调度算法,通过灰盒技术探测虚拟机内部信息用于辅助虚拟机调度,并结合远程桌面的负载特性进行优化.评测表明,5台Windows XP虚拟机同时运行混合负载,优化后播放幻灯片的显示延迟降低了至少60%. 展开更多

关键词 虚拟机 桌面虚拟化 瘦客户计算 调度算法 XEN

下载PDF 职称材料

基于多目标演化算法的测试程序生成 被引量：3

19

作者 张良 佟冬 +2 位作者 林桦 程旭 王克义 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2010年第8期1382-1389,共8页

针对现有的演化测试程序方法只以覆盖率为优化目标的问题,提出一种使用多目标演化算法的测试程序生成方法.该方法把测试程序生成归结为多目标优化问题,以提高覆盖率和减少模拟执行周期作为优化目标;根据模拟器反馈回的信息,使用多目标... 针对现有的演化测试程序方法只以覆盖率为优化目标的问题,提出一种使用多目标演化算法的测试程序生成方法.该方法把测试程序生成归结为多目标优化问题,以提高覆盖率和减少模拟执行周期作为优化目标;根据模拟器反馈回的信息,使用多目标演化算法来自动引导生成新的测试程序.使用该方法对北大众志UniCore32-2微处理器进行实验的结果表明,在保证覆盖率指标的前提下,采用文中方法生成的测试程序模拟执行时间是现有方法的12.92%,是手写测试程序集的3.62%. 展开更多

关键词 功能验证 覆盖率准则 多目标演化算法 测试生成

下载PDF 职称材料

MS Windows兼容的系统芯片硬件核心的分析与实践 被引量：2

20

作者 郑衍松 佟冬 +3 位作者 李皓 庞九凤 王克义 程旭 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2009年第6期973-978,共6页

研究了开发MS Windows兼容的系统芯片硬件核心的方法。该方法在确保MS Windows兼容的前提下,通过多次模拟运行、逐步抽取的方式获得硬件核心基本系统功能规范。实验表明,相对于完整系统,该硬件核心的复杂度大幅度降低,同时表明不同MS Wi... 研究了开发MS Windows兼容的系统芯片硬件核心的方法。该方法在确保MS Windows兼容的前提下,通过多次模拟运行、逐步抽取的方式获得硬件核心基本系统功能规范。实验表明,相对于完整系统,该硬件核心的复杂度大幅度降低,同时表明不同MS Windows版本所需硬件核心有明显差别。此外,还在FPGA原型上验证了支持MSWindows 98的系统芯片硬件核心。 展开更多

关键词 MS WINDOWS 系统芯片 硬件核心 功能规范

下载PDF 职称材料