-
题名基于OpenCV的视频图像人眼跟踪方法的研究
被引量：5
- 1
-
-
作者
梁涛
张志文
-
机构
西安工业大学电子信息工程学院信控技术研究所
-
出处
《科学技术与工程》
北大核心
2013年第5期1354-1358,共5页
-
文摘
在机动车驾驶员疲劳状态监控过程中,为了实时地跟踪驾驶员的眼部位置,定位并跟踪眼睛,进而判断眼睛的状态,提出了一种基于OpenCV的人眼识别和跟踪的视频图像检测方法。在VC++开发平台上,结合OpenCV相关封装函数和外接的摄像头,编写程序实现了对人眼的识别和跟踪。编译运行结果表明,该算法可靠性高,能够满足驾驶员眼睛监测的初步要求,在正常情况下能够检测出人眼,准确度较好,具有一定的实用性。
-
关键词
OPENCV
人眼识别跟踪
Haar分类器
视频图像
-
Keywords
OpenCV
the human eye identification and tracking
Haar classifier
video image
-
分类号
TP391.41
[自动化与计算机技术—计算机应用技术]
-
-
题名多模式频率测量系统研究与设计
被引量：1
- 2
-
-
作者
陈芳红
马壮壮
-
机构
西安工业大学电子信息工程学院信控技术研究所
上海航海仪器有限责任公司技术中心惯性导航一室
-
出处
《计算机与数字工程》
2014年第9期1729-1732,1748,共5页
-
文摘
为了解决现有频率测量模式单一性,设计了一个具有多模式下工作的频率测量系统,通过手动和全自动实现频率测量。在手动模式测量中可以根据所需选择测量频率的模式,测周模式,多周期同步模式,全同步模式;全自动测量中,首先对待测信号粗测,根据粗测结果划分不同频率段,对不同频率段采用不同测频模式。FPGA作为核心的功能模块,其内部集成了脉冲计数模块和控制模块;NiosⅡ软核处理器作为系统整体控制模块,实现数据处理,并将数据在上位机实时显示出来。
-
关键词
多模式频率测量
FPGA
NIOS
Ⅱ
-
Keywords
multi-mode frequency measurement, FPGA, Nios
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
-
题名基于游标法的高精度测频系统设计
被引量：5
- 3
-
-
作者
张志文
王晴
-
机构
西安工业大学电子信息工程学院信控技术研究所
-
出处
《科学技术与工程》
北大核心
2012年第31期8229-8234,8264,共7页
-
文摘
为了有效地改善传统测频方法精度低、误差大的问题,提出了一种基于多周期分频段测量法与双游标法相结合的高精度测频方案。可对0.1 Hz—5 MHz范围内的频率信号进行测量。系统通过在Quartus II中用VHDL语言编写脉冲计数及控制模块,并在FPGA芯片内植入NIOS II软核处理器作为系统的控制核心,完成对惯导组件输出的频率信号进行测量。并将测量结果传至上位机进行处理和显示。实验结果表明,系统具有较高的测量精度。同时由于采用软核处理器,大大降低了成本,具有很好的实用价值。
-
关键词
频率测量
FPGA
NIOSⅡ软核处理器
VHDL
双游标法
多周期分频段
精度
-
Keywords
frequency measurement FPGA NIOS II soft-core processor VHDL double vernier multi-period frequency division precision
-
分类号
TM935.1
[电气工程—电力电子与电力传动]
-
-
题名基于NiosⅡ改进的多周期同步频率测量系统设计
被引量：3
- 4
-
-
作者
陈芳红
张志文
-
机构
西安工业大学电子信息工程学院信控技术研究所
-
出处
《仪表技术与传感器》
CSCD
北大核心
2014年第12期56-58,共3页
-
文摘
为了使得待测信号,时间基准信号与实际计数闸门同步,消除对待测信号和时间基准信号产生的±1误差,采用改进的多周期同步频率测量,利用SOPC设计技术,以FPGA为核心,对标准脉冲信号计数,NiosⅡ软和处理器作为系统控制单元;并通过划分频率段,先粗测再精测,设置不同闸门时间,使得系统测量频率范围保证在0.1 Hz^10 MHz,兼顾了测量频率的精度,测量的高效率。
-
关键词
闸门
改进的多周期同步
SOPC
NiosⅡ
FPGA
分频
-
Keywords
gate
improved multi-period synchronous frequency
NiosⅡ
FPGA
frequency division
-
分类号
TN941.1
[电子电信—信号与信息处理]
-
-
题名一种全同步测频系统设计
被引量：2
- 5
-
-
作者
陈芳红
张志文
-
机构
西安工业大学电子信息工程学院信控技术研究所
-
出处
《科学技术与工程》
北大核心
2013年第27期7971-7978,共8页
-
文摘
全同步测频法是基于多周期同步测频思想,对多周期同步测频法进一步改善。多周期同步法实际计数闸门是待测信号周期的整数倍,对待测信号不存在±1误差。全同步测频法使得待测信号、时间基准信号、实际闸门三者达到同步,从而消除了待测信号与时基信号的误差。系统中在FPGA内完成脉冲上升沿处窄脉冲产生电路、脉冲上升沿重合检测电路、计数器、闸门。系统通过在Quartus Ⅱ中用Verilog语言编写脉冲计数模块及控制模块,NIOSII软核处理器作为系统控制中心。
-
关键词
全同步测频
闸门
FPGA
VERILOG
NIOSⅡ
-
Keywords
complete synchronous frequency measurement gate FPGA Verilog Nious II
-
分类号
TM935.1
[电气工程—电力电子与电力传动]
-
